您现在的位置:首页 > >

DVBT编码调制的仿真和FPGA实现

发布时间:

南京理工大学 硕士学位论文 DVB-T编码调制的仿真和FPGA实现 姓名:王闯 申请学位级别:硕士 专业:通信与信息系统 指导教师:谢仁宏 20080601

硕士论文

DVB.T编码调制的仿真和FPGA实现





随着超大规模集成电路技术和通信技术的发展,数字电视技术迅速发展起来。数字 地面电视作为数字电视广播中最复杂的一个,具有在无线和移动条件下接收的能力,在 我国有着广阔的应用前景。 *几年来,随着微电子技术的迅猛发展,使得FPGA的各种性能越来越好,其在数 字系统设计中占据了越来越重要的地位。考虑到系统成本、功耗和面市时间等因素, FPGA的发展为许多通信、音频、视频和图像系统提供了全新的解决方案。基于FPGA 的系统解决方案在性价比和可移植性方面的优点使其有着广阔的发展前景。 本文所做的工作是基于DVB.T标准的研究和FPGA设计,DVB.T是欧洲电信标准 委员会提出的数字地面电视广播标准。本文首先介绍了DVB.T发射端的整体实现框图, 重点分析了DVB.T标准中所用到的信道编码调制技术,说明了DVB.T系统的结构流程、 核心技术及系统信道特性和参数。其次在MATLAB软件*台下仿真实现了高斯信道、 莱斯信道的系统模型,深入研究了DVB.T系统在各种信道环境下的传输性能,全面分 析了系统的优缺点。最后完成了DVB.T系统中信道编码调制各模块的FPGA设计与仿 真验证,包括数据加扰,RS编码,外交织,卷积编码,比特交织,符号交织等子模块。 通过仿真分析,可以看到各模块功能和性能都满足设计要求。

关键词:FPGA,DVB.T,OFDM,信道编码,数字电视

Abstract With
TV

the development of VLSI technology and communication
develops rapidly.As
one

technology,the

Digital

technology
and

of the most complicated
Call

technology

of digital video

broadcasting,digital terrestrial video broadcasting
situation In will be

be used in wireless and mobile

used

generally in China. the rapid

recent

years,with

development

of

micro—electronics

technology,

performance of FPGA gets better and better.So FPGA has become more and more important
in

digital system design.Development of

FPGA

provides

new

resolutions

of

many
power

communication,audio,video and imaging

systems

when and

considering of

cost,system

consumption based on

and time to market.Cost performance

portability of the system resolution

FPGA make FPGA have broad prospects.
on

The research

FPGA

design

in the paper is

based

on

DVB.T

standard.DVB.T

is

brought forward by ESTI.At firstly,thesis gives the structure chart of transmitter in the DVB—T

system

and researches the different kinds of the system structure of DVB-T

charmel

coding

and modulation
core

in the

system particularly.It analyzes
channel characteristic

and system flow,the

techniques,the

and parameters
Ricean

system.Then,does
MATLAB

the simulation of DVB.T

system with

Gauss the

and

channel

under the

software environment.Analyzes

and simulates
lucubrate the

transmission
and

of the system in a11 kinds of complex channel conditions and

advantages

disadvantages

of the

system.At
DVB—T

last,the FPGA design and

simulation of the channel coding and modulation of
using VHDL,including

system

has been

completed

energy dispersal,outer coding,outer interleaving,inner coding,inner
the modules
are

interleaving,ere.The simulation and validation prove that
successfully and
can

designed

work

efficiently.

Key Words:FPGA,DVB—T,OFDM,channel coding,digital

TV







本学位论文是我在导师的指导下取得的研究成果,尽我所知,在
本学位论文中,除了加以标注和致谢的部分外,不包含其他人已经发 表或公布过的研究成果,也不包含我为获得任何教育机构的学位或学 历而使用过的材料。与我一同工作的同事对本学位论文做出的贡献均 已在论文中作了明确的说明。

学位论文使用授权声明

南京理工大学有权保存本学位论文的电子和纸质文档,可以借阅 或上网公布本学位论文的部分或全部内容,可以向有关部门或机构送 交并授权其保存、借阅或上网公布本学位论文的部分或全部内容。对 于保密论文,按保密的有关规定和程序处理。

研究生签名:

硕士论文

DVB.T编码调制的仿真和FPGA实现

1绪论
随着电视广播的数字化,传统的电视广播媒体在技术、应用等方面逐步与其他手段
相结合,形成了全新的产业,因此数字电视具有广阔的发展前景。本文是基于欧洲的数

字地面电视广播标准DV8.T进行研究的。本章简要介绍了数字电视的发展以及相关标
准,对论文整体结构进行了规划。

1.1数字电视发展概况
相比模拟电视,数字电视具有图像传输质量高、频谱资源利用率高、多信息、多功 能等优点。*年来,数字电视的发展十分迅速。1998年9月,英国广播公司(BBC)首

播商业数字电视节目,并计划到2010年全部实现从模拟电视到数字电视的转换。1999 年美国有大批城市开始数字电视广播,*年来全美逐步停止模拟电视广播。日本虽然研 究数字电视技术较早,但在模拟电视的高清晰度方面研究过多,直到2003年其数字电
视才正式播出。我国1998年研制成第一套数字高清晰度电视系统,2002年正式播出数 字有线广播,2003年全面推出卫星数字电视广播,预计2008年正式播出数字地面电视

广播【l】o 广播电视按传送方式可以分为地面广播、卫星广播和有线电视【2J。卫星和有线数字
电视广播的传输体制基本已确定,世界上技术先进国家在系统设计和芯片开发上已有相 当的技术水*,其相关的市场应用和产品也趋于成熟。而数字电视地面广播由于传输环

境恶劣,频谱资源有限,应用需求分散,其标准在各国仍有极大的争议,特别在提高固
定接收的稳定性以及移动接收的性能方面有很大的改进潜力。

1.2数字电视广播标准
目前数字电视广播有3种相对成熟的国际标准制式:欧洲的数字电视广播(DVB,
Di#ml
Video

Broadcasting)、美国的高级电视制式委员会(ATSC,Advanced

Television

Systems Committee)和日本的综合业务数字广播(ISDB,Integrated Services Digital Broadcasting)【3】[4】。

1.2.1ATSC标准

美国在发展高清晰度电视时,首先考虑的是如何通过地面广播网进行传播,并在 1996由美国高级电视系统委员会提出了以数字高清晰度电视为基础的标准,即ATSC标 准。ATSC标准由信源编码和压缩、业务复用和传送、RF/发送三个子系统组成。信源编 码与压缩用来得到视频、音频和辅助数据流;业务复用和传送把视频、音频和辅助数据

1绪论

硕士论文

流打包成统一格式的数据包并合成一个数据流;RF/发送也称为信道编码和调制。在地 面电视广播系统中,采用网格编码(Trellis Code)8电*残留边带(8-VSB)调制方式, 能够在6MHz频带中可靠传递19.29Mbit/s的流量;在有线电视网中,采用16.VSB能够
在6MHz频带中传递38Mbiffs的流量。
1.2.2

I)VB标准

DVB标准是以欧洲为主【5】,世界上有200多个组织参与开发的项目。DVB标准实 际上是一个系统家族,是一套完整的数字电视解决方案。主要的标准包括:DVB.S,用 于卫星系统;DVB.C,用于有线传送系统:DVB.T,用于地面广播电视系统。DVB标 准中信源编码采用MPEG.2标准,信道编码采用RS等前向纠错编码。卫星电视信号采 用4相相移键控数字调制方式(QPSK)或8相相移键控数字调制方式(8PSK);有线 电视网中的数字电视基本都采用64电*正交幅度调制方式(64QAM);地面开路广播 电视采用正交频分多路调制方式(OFDM)。
1.2.3

ISDB标准 ISDB主要由日本研究和应用,其主要定义了传输系统,信源部分和系统复用均采

用MPEG.2标准。传输信道以地面空间为主,采用频带分割传输正交频分复用 (BST-OFDM)调制系统。ISDB标准具有柔软性、扩展性、共通性等特点,可以灵活 地集成和发送多个节目的电视和其他数据业务,故其是一个综合的业务服务系统。 1.2.4三种数字电视传输标准的比较 欧洲的DVB。C、DVB.S目前已成为全球化的标准,已被世界各国广泛采用,我国 也基本如此。故数字电视标准之争,主要表现在地面电视广播系统上。一般说来,对于 地面数字电视广播,每个标准系统都有自己的优点和不足。 ATSC标准,其优点是信号的抗干扰性能强,用于6MHz环境下的高清晰度电视 (HDTV)方面性能较好,但在对各种失真的恢复能力、单频率网络、用于8MHz环境 的HDTV、频谱利用率等指标上相对较差[6】。 DVB标准,优势在于它的各种设备对消费者及业务运营者已经成熟,可以与有线 电视、信息网络的基础设施兼容,设备利用率较高。具有支持室内接收、移动接收、单 频网等优点。DVB在8MHz环境下的HDTV、5.1声道的声音、互操作性、安全性等指 标较好,不足之处在于信号的抗干扰能力、用于6MHz环境的HDTV等指标较差。 ISDB标准,强项在于信号失真恢复能力强,在移动条件下接收较可靠,但在互操 作性、安全性等方面存在不足【7】。 三种地面数字电视传播标准的主要参数比较见表1.2.4.1,从表中可以看到相对于其 他两种体系,DVB.T标准在很多方面有其自身的优势。


硕士论文

DVB.T编码调制的仿真和FPGA实现

表1.2.4.1
ArSC

ATSC、DVB-T、ISDB-T主要参数比较
DVB-T ISDB.1’

带宽 传输方案

6MHz

6MHZ、7MHZ、8MHZ

6MHz、7MHz、8MHZ 分段COFDM MPEG.2 MPEG.2层ⅡIACC

8.VSB

CO巾M
^4咿EGl2

视频编码 音频编码
外纠错码

M口EG.2

Dolby AC一3

Ⅳ呼EG.2层Ⅱ

RS(207,187)

RS(204,188)

RS(204,188)? 卷积(1/2,2/3,3/4,
5/6,7厂8) 2K、4K、8K

内纠错码

网格编码(TCM,码率
2/3)

卷积(1/2,2/3,3/4,
576,,}滗、) 2K、8K

载波数
信息速率

单载波
1 9.39Mbps

4.98-3 1.67Mbps

3.65-26.55Mbps 能

移动接收
单频网兼

不能



不能





容性
系统成本

相对较低

相对较高

相对较高

1.2.5我国的数字电视标准 我国是从1997年开始基于DVB.S标准转播卫星数字电视节目的,各地电视台和有 线台都是通过卫星接收数字信号,然后再通过有线系统传送到用户家中,目前我国的数 字有线电视采用的是基于DVB.C的标准。 我国的地面数字电视广播标准是GB20600《数字电视地面广播传输系统帧结构、信 道编码和调制》,2006年8月30日颁布,2007年8月1日开始实施【8】。该标准有很多自 主创新技术:能实现快速同步和高效信道估计与均衡的PN序列帧头设计、符号保护间 隔填充方法、低密度校验纠错码(LDPC)、系统信息的扩频传输方法等。采用单载波和 多载波技术融合,支持4.81.32.48Mbps的系统净荷传输数据率,该标准支持高清晰度电 视、标准清晰度电视和多媒体广播等多种业务,满足大范围固定覆盖和移动接收需要。 但是前期颁布的数字电视地面传输标准,尚不完整,也不完善。如尚未公布数字电视地 面传输标准的相*啦饨峁皇值缡硬盗粗械钠渌丶员曜迹窠涌凇⑿酒 及音/视频传输、服务、加密等配套标准尚需制定。因此我国的数字地面电视传输体系仍 需继续完善。

l绪论

硕士论文

1.3数字调制系统的硬件设计
1.3.1现代数字系统设计方案 早期的数字调制系统经常采用几片专用芯片共同完成一个系统,随着技术的进步, 这种方案日渐显示出它的不足之处。这种设计整机体积可能较大,随之而来的是功率消 耗较大,同时存在着灵活性较差、资源利用率较低、引脚数目较多等局限性。 当今的电子技术发展日新月异,尤其是超大规模集成电路设计技术的发展,使得庞 大复杂的系统设计已经能够实现。有关专家指出,超大规模集成电路的设计复杂度每6 年增长10倍。随着产品集成度的提高,将有越来越多的产品将整个系统,如微处理器、 存贮单元、控制逻辑等集成在一块芯片上。这种片上系统设计技术,大幅度提高系统的 可靠性,减少系统的面积和功耗,降低系统成本,增加了系统的性价比。 超大规模集成电路技术的突飞猛进,导致了现代数字系统设计技术不断更新换代。 随着深亚微米集成电路工艺技术的飞速发展,数字信号处理系统芯片级设计一般采用可 编程逻辑器件(主要是CPLD、FPGA),数字信号处理器(各种系列的DSP)及ASIC 等进行设计。
FPGA是英文Field Programmable
Gate Array(现场可编程门阵列)的缩写,它是在

PAL、GAL、PLD等可编程器件的基础上进一步发展的产物。FPGA采用了逻辑单元阵
列LCA(Logic CellArray)这样一个新概念,内部包括可配置逻辑模块、输出输入模块

和内部连线三个部分。用户可对FPGA内部的逻辑模块和I/O模块重新配置,以实现用 户的逻辑。它还具有静态可重复编程和动态在系统重构的特性,使得硬件的功能可以像 软件一样通过编程来修改。作为集成电路领域中的一种半定制电路,FPGA既解决了定 制电路的不足,又克服了原有可编程器件门电路数目有限的缺点。通过软件仿真,我们 可以事先验证设计的正确性。使用FPGA来开发数字电路,可以大大缩短设计时间,提 高系统的可靠性。当需要修改FPGA功能时,只需换一片EPROM即可,同一片FPGA, 不同的编程数据,可以产生不同的电路功能。因此,FPGA的使用非常灵活。 DSP是英文Di西tal
Signal

Processor(数字信号处理器)的缩写。DSP是一种独特的

微处理器,有自己的完整指令系统,是以数字信号来处理大量信息的器件。一个数字信 号处理器在一块不大的芯片内包括有控制单元、运算单元、各种寄存器以及一定数量的 存储单元等等,在其外围还可以连接若干存储器,并可以与一定数量的外部设备互相通 信,有软、硬件的全面功能,本身就可以称为一个微型计算机。DSP采用的是哈佛设计, 即数据总线和地址总线分开,使程序和数据分别存储在两个分开的空间,允许取指令和 执行指令完全重叠。也就是说在执行上一条指令的同时就可取出下一条指令,并进行译 码,这大大的提高了微处理器的速度。另外还允许在程序空间和数据空间之间进行传输, 因为增加了器件的灵活性。其实时运行速度可达每秒数以千万条复杂指令程序,远远超


硕士论文

DVB-T编码调制的仿真和FPGA实现

过通用微处理器,是数字化电子世界中日益重要的电脑芯片。由于它运算能力很强、速 度很快、体积很小,而且采用软件编程具有高度的灵活性,因此为从事各种复杂的应用 提供了一条有效途径。当然,与通用微处理器相比,DSP芯片的其他通用功能相对较弱
些。 ASIC是Application
Specific Integrated

Circuit(专用集成电路)的缩写。目前,在

集成电路界ASIC被认为是一种为专门目的而设计的集成电路。是指应特定用户要求和 特定电子系统的需要而设计、制造的集成电路。ASIC的特点是面向特定用户的需求, ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能
提高、保密性增强、成本降低等优点。
1.3.2

FPGA实现DVB.T系统的优势

相对于DSP,FPGA有很多自由的门,通过将这些门连接起来形成乘法器、寄存器、 地址发生器等等,同时随着技术的进步,一些微处理器和硬件数字处理模块已经集成到 FPGA内部。FPGA包含有大量实现组合逻辑的资源,可以完成较大规模的组合逻辑电 路设计;与此同时,它还包含有相当数量的触发器,借助这些触发器,FPGA又能完成
复杂的时序逻辑功能。对于复杂的设计如FIR和FFT,可以采用并行计算完成。通过使

用各种EDA工具,设计人员可以很方便地将复杂的电路在FPGA中实现。像微处理器 一样,许多FPGA可以无限的重新编程,加载一个新的设计方案只需要几百毫秒,甚至 现场产品可以很简单而且快速的实现。本质上讲通用DSP处理器的处理机制仍然是分 时串行的,超过几MHZ的取样率,一个DSP仅仅能完成对数据简单的运算,而这样简 单的运算用FPGA将很容易实现,并且能达到非常高的取样速率。像DVB—T系统需要 较高的工作速率以及需要进行FFT这种复杂的计算,采用FPGA实现更有利。 DVB.T同其他数字电视广播技术一样,必将随着用户的需求逐步向前发展。ASIC 是为了某种功能而专门定制的芯片,所以性能比较高,另外由于一次性大批量生产,所 以单片的成本很低。但是其设计周期长,所以投入市场的时间也会很长,随之而来的设 计风险很大,如果一次设计不成功,那么投入就都泡汤了,利用ASIC设计,局限性较 大,灵活性较差。相比于ASIC,FPGA的风险小、设计灵活,完成一个设计的周期也 要短。同时一些FPGA开发厂商,推出了很多新技术,如ALTERA的HardCopy技术, 通过这些技术,可以将已经设计好的FPGA电路进行优化,作为ASIC的原型设计生产 ASIC,这样消除了ASIC的缺点,融入了FPGA的优点,使得FPGA变得更具有竞争力。


1.4本论文的工作及其结构
对于数字地面电视广播,用户接收方式主要分为2种:地面固定接收和终端移动接 收。数字地面电视广播本身具备无线数字系统的优点;相对于卫星数字电视,有实现容


l绪论

硕士论文

易,价格低廉的特点;相对于有线数字电视,不易受城市施工建设、自然灾害、战争等 因素造成的影响,同时工程难度小、建设周期短、覆盖面积广。在我国广播电视数字化 迅猛发展的今天,数字地面电视广播在我国具有广阔的应用前景。由于家用卫星接收电 视节目的政策仍未放开,而且考虑到我国广播电视的特殊功能,未来的一段时期内不可 能完全开放普通用户的卫星接收,卫星接收仅局限在某些商用领域,对于有特殊需要的 个人用户需要经过严格的申请,全面普及相对较难。因此在有线电视网络以外的城郊和 农村地区,地面数字电视将发挥出巨大的优势,可以有效提高广播电视的覆盖率和覆盖 质量。 本论文是基于DVB.T标准进行的研究,由于该标准的较成熟,采用国家最广,其 配套设备也较成熟,以正交频分复用技术为基础,为接收系统提供了抗多径干扰能力, 支持移动接收功能,其本身具有内在灵活性,既能适应理想信道,又能适应多径信道, 即使脱离地面数字电视广播这个应用背景,在移动传输方面DVB.T中所采用的技术体 制也有很多地方值得借鉴利用。同时考虑到FPGA在实现DVB.T系统上的自身优势, 所以在硬件上采用FPGA进行设计。 论文的主要工作有: 1.通过研究DVB.T标准及各种资料,在软件*台上构建DVB.T系统性能仿真模型, 分析了系统在不同码率、不同调制方式、不同保护间隔等情况下的性能,说明了系统的 优缺点,验证了系统良好的抗多径干扰和移动接收能力,为系统的实际应用提供了数据 支持和参考。 2.采用HDL语言编写完成DVB.T信道编码部分(包括能量扩散,内、外编码,内、 外交织)的设计,并进行了模块功能的软件仿真和硬件验证。 3.利用IP核技术与HDL语言编写相结合的方法完成DVB.T调制部分(包括星座映 射和OFDM调制)的设计,并进行了模块功能的软件仿真和硬件验证。 4.完成了DVB.T帧形成部分的设计,着重对帧形成部分的主要模块,如BCH编码, 保护间隔的插入等给出了具体实现方案。 针对以上工作,论文的主体结构如下。 本章是绪论部分,介绍数字地面电视技术背景,包括ATSC标准、ISDB标准、DVB 标准的比较,以及国内标准的介绍,对整体工作进行规划。 第二章详细介绍DVB.T编码调制的结构,主要包括随机化、外编码、外交织、内 编码、内交织、星座映射、OFDM原理、帧结构等部分。 第三章介绍DVB.T的性能仿真,分析了系统的优缺点。该章中的仿真是在MATLAB 上完成的,MATLAB除了传统的交互式编程之外,还提供了丰富可靠的矩阵运算、图 形绘制、数据处理等便利工具,而且还有各种以MATLAB为基础的实用工具箱,通过 MATLAB*台上的程序运行,可以达到很好的分析通信系统性能的目的。


硕士论文

DVB.T编码调制的仿真和FPGA实现

第四章介绍了DVB-T编码调制的硬件实现,介绍FPGA设计流程和ALTERA器件,

详细说明了各模块的设计思路以及实现后的验证。 第五章是总结结尾部分,对论文整体进行总结并说明后续研究思路。





DVB.T系统结构与原理

硕士论文



DVB.T系统结构与原理
本章主要介绍了DVB.T的系统结构和原理。首先整体说明了发射端和接收端结构,

然后对发送端的每一个模块的功能和结构进行了详细的介绍。包括能量扩散、外编码、 外交织、内编码、内交织、星座映射、OFDM调制、帧结构的形成等部分都分别作了分
析性介绍。
2.1

DVB.T系统简介

图2.1.1 DVB.T发送端系统功能框图

DVB.T是1997年8月由ETSI(欧洲电信标准学会)制定的,标准编号为ETS

300

744,标准规定发射机系统主要由信道编码和OFDM调制两部分构成。具有2K和8K两 种工作模式,其中2K模式适用于小范围的单发射机,8K模式适用于大范围的多发射机。 DVB.T发射机系统还允许不同的内码码率、分层等级编码和调制、均匀和非均匀两种 星座映射方式、不同长度的保护间隔。 DVB.T发射机系统的基本结构如图2.1.1所示【9】。采用MPEG.2数字视频、音频压 缩编码技术产生的TS码流经过信道编码和调制后,再经过D/A上变频等,最终形成射 频信号发射到信道中。 DVB—T标准中主要规范的是发送端的系统结构和信号处理方式,对接收端则是开


硕士论文

DVB.T编码调制的仿真和FPGA实现

放的,一般接收机结构如图2.1.2。

图2.1.2 DVB-T接收端框图

无线信号经天线接收后进入混频器,经过中频放大,A/D转换后进行前同步,经过 FFT解调之后进行后同步,然后进行导频提取及OFDM帧同步,然后进行信道估计与 均衡,经星座解映射、解外交织、维特比译码、解内交织以及RS解码等后,恢复为TS 流输出。因此DVB.T接收机系统的前端包括调谐器以及A/D转换,前端的数字信号输 入到后端进行解调解码等工作,后端一般采用超大规模集成电路来实现。

2.2信道编码和调制
2.2.1能量扩散 在信源编码过程中,由于图像信号的随机性,产生的数据流中有可能出现大量连续 的“0"或连续的“1”的码段,造成码流的统计特性不佳,不利于接收端时钟的恢复, 同时也会直接影响到传输信号的频谱,频谱中如果存在较高能量部分会直接干扰到其他 部分,而低能量部分则容易受到干扰。因此,在实际应用中,采用伪随机序列对码流进 行打乱,使输出序列中的“0"、“l”的个数基本相同,这个过程称为能量扩散(或称为 随机化)。 在MPEG.2传送复用器后,系统的输入码流由固定长度的包构成,如图2.2.1.1所 示,MPEG.2传输复用包长为188个字节,其中包括一个同步字节。

芦l——j堕L一 叵工二三至口‘
图2.2.1.1 MPEG-2传输包




DVB.T系统结构与原理

硕士论文

同步字节为47H,传送时从MSB开始,即从同步字节(01000111)的“0’’开始送入。 对码流的随机化处理可由伪随机二进制序列PRBS(Pseudo 码流数据按比特异或完成。结构如图2.2.1.2:
初始化序列
l 0 0 l 0 l 0 l 0 0 0 0 0 0 0

Random Binary Sequence)与

输入数据
图2.2.1.2能量扩散原理图

其中PRBS的生成多项式为g(x)=1+x14+X15,伪随机序列发生器中寄存的初始 序列是“100101010000000",并且每8个传输包初始化一次。 为方便接收端的解扰,8个传输包为一组,对每8个传输包的第一个包的同步字按 比特取反,即由47H变为B8H。随机化是从8个传输包的第一个传输包的同步字节sync 后的第一个比特开始进行,但在随后的7个传输包的同步字节,伪随机序列继续产生伪 码,但是加扰器并不对输入的同步字节加扰,让同步字节通过,这样,PRBS的周期为 1503字节。当输入码流中断或不是MPEG.2码流格式时,PRBS继续进行,只要插入同 步字节即可完成加空包处理,接收端可识别全零的空包并将其删除。 能量扩散后的传输包结构如图2.2.1.3。

班圄受甄弼医卫噩巫丑圃
I卜———!塑壁型型L———一
图2。2。1。3能量扩散后的传输包

8个传输包

2.2.2外编码 外编码应当根据输入数据包的结构设计,DVB.T的外编码采用RS(Reed.Solomon) 编码。RS码是一种线性分组循环码,它以长度为n的一组符号为单位处理,组中的刀个

符号是由阶欲传输的信息符号按一定关系生成的。RS码具有极强的随机错误和突发错
误纠正能力。

DVB.T系统中的该编码是采用由原体系的RS(255,239,卢8)码衍生出来的删余 RS(204,188,t=-8)码,通过对每个188字节的随机化后的传输包编码,生成一个误码

保护包,RS编码应当从非倒相的(4馏)或者倒相的(B8日)包同步字节开始,误码保

硕士论文

DVB-T编码调制的仿真和FPGA实现

护包结构如图2.2.2.1。

图2.2.2.1

RS(204,188,8)误码保护包

RS码长度为204字节,其中有效数据188字节,在接收的204字节中,最多可以 校正8个字节的随机误码错误。 码生成多项式为:
g(x)=(x+∥)(x+爿)(x+牙)…(x+力5)


(2.2.2.1)

其中兄=02H 域生成多项式为:
p(x)=x8+x4+工3+石2+1
(2.2.2.2)

可以在随机化后的188字节的传输包前面增加51个全零字节,然后通过RS(255, 239,户8)编码器,经编码程序后,将这些无用的全零字节删除,产生出N=204字节的
RS码字。

2.2.3外交织 经过外编码后,按图2.2.3.1,对误码保护包使用深度I=12,基于字节的卷积交织。



1字节刮圈.\ 尹兰思\
2.\

l 17x3|

爿:

忡xI嵋l





3?

卜 ■卜

?m







ll?xl q


’珥8I.1 I




FIF0移位寄存器暮外外叉职 s1『l『c字节总是遁过0支路

图2.2.3.I

外交织和解外交织原理图

交织后的数据结构如图2.2.3.2:

:l l鲨墨:i

:!!竺!

l i;釜:I

!!竺翌

l娑:U:

图2.2.3.2外交织后的数据结构



DVB-T系统结构与原理

硕士论文

卷积交织过程是基于与第三类Ramsey方法兼容的Forney方法,其深度为I=12。交 织后的数据应当由误码保护包组成,并应由倒相或未倒相的MPEG?2同步字节作为区分 界限,以保持204字节的周期。 DVB—T标准要求卷积交织由12条支路组成,各支路周期性地与从RS编码过来的 字节流相连,每条支路相当于一个先入先出的FIFO,如图2.2.3.1所示。各支路的深度 为17xj『,j=o,1,2,…,11,其中17=204(一个数据包的数目)/12(支路数目)。 考虑到同步,SYNC字节和SYNC字节总是通过交织器的“0"分支进行交织的。 2.2.4内编码 内编码采用卷积编码。卷积码是由k个信息比特编码成n(n>k)LL特码组,编码出的 ,l比特的码组值,不仅与当前码字中的k个信息比特值有关,而且与其前面N-1个码字 中的(Ⅳ-1)xk个信息比特值有关,也即当前码组内的n个码元,它们的值取决于Ⅳ个 码组内的全部信息码元,Ⅳ可称为卷积码编码的约束长度。 DVB.T系统可以选择几种由码率为1/2的主卷积码删余后的卷积码。无论是等级或 非等级传送模式,对于某一给定业务的数据率,系统可选择最适当的码率。主码的生成

多项式,对X路输出是G1=1710cr,对】,路输出是G2=133鲫。图2.2.4.1是主卷积码
生成结构图。
模2加

模2加

图2.2.4.1 1/2码率主卷积码

除了1/2码率的主码外,系统还可以按照图2.2.4.2使用码率为2/3,3/4,5/6,7/8 的删余卷积码。



1/2码率卷 积码编码 器


-7

卷积码

删余


图2.2.4.2
12

1/2基本码率截取框图

硕士论文

DVB.T编码调制的仿真和FPGA实现

删余卷积码的具体构造方法如表2.2.4.1,
码率
X:1

其中用先发送。
传输序列(并串转换以后)
X1 Y1

表2.2.4.1不同码率的抽取序列
抽取方式

1/2 Y:1 2/3
Y:l 1 3/4 Y:1 1 0 X:1 0 l O 1 X:1 0 1

X:1 O
X1 Y1 Y2

Xl Yl Y2 X3

5/6
Y:l l O 1 0 X:l O O 0 1 O 1

X1 Y1 Y2 X3 Y4)(5

1熄
Y:1 1 1 1 0 1 O

Xl Y1 Y2Y3Y4X5Y6X7

2.2.5内交织 内交织包括比特交织和符号交织,比特交织和符号交织过程都是基于块结构的。 2.2.5.1比特交织 内编码后的比特流通过解复用器进入比特交织器,根据不同的星座映射模式分成’,

个子流。其中,在非等级模式下,对于QPSK,v=2,16QAM,倒,64QAM,v=6。

图2.2.5.1.1

16QAM模式*飧从媚P

图2.2.5.1.1是解复用模型,对于16QAM下的解复用,而映射到ao.o、xl映射到62。o、 X2映射到61。o、X3映射到岛.o。 解复用器输出的每一个子码流由一个单独的比特交织器处理。根据y的数值,最多 可有6路比特交织器,标号从∞到15。QPSK取∞和11,16QAM取内至/3,64QAM
取内至巧。

比特交织仅在有用数据上进行。对于每一路比特交织器,块的大小是相同的,但交 织序列是不同的。比特交织块的大小是126比特,2K模式下,每个OFDM符号中的有 效数据在块交织过程中重复12次,8K模式需要重复48次。 对于每一路比特交织器,输入的比特向量定义为: 曰(力=瞧'o,乞”也'2,…,乞'125),
e∈[o,1,一1】
(2.2.5.1.1)
13



DVB.T系统结构与原理

硕士论文

交织后的输出向量定义为:
A(e)=(ae,o,a引,a啦…,a“25), 则 a州=be,胁(。), W∈[0,125】
(2.2.5.1.3)

e∈[O,V一1】

其中H。(们为一置换函数,对于每一路交织器置换函数H。(w)不相同。对于每一路 交织器,日。(w)定义如表2.2.5.1.1。
表2.2.5.1.1比特交织器置换函数 比特交织器
IO 11 12 13 14 15

置换函数 H0(w)----w .,Hl(w)=(w+63)mod H2(w)=(w+1 05)mod H4(w)=(w+21)mod H5(w)=(w+84)mod
126 1 26

H3(w)=(w+42)mod 126
126 126

v路比特交织器的输出共同组成了一个v比特数据字。因此,整个比特交织器的输 出是一个1,比特字Y’,10支路的输出是最高位。
y。f=(a0,w,al'w,a2,w,…a,-l,。), wE[0,125】、V∈[1,6]

2.2.5.2符号交织 符号交织用于将v比特字映射到每个OFDM符号的1512(2K模式)或6048(8K 模式)个有效载波上。符号交织器作用块的大小是1512(2K模式)或6048(8K模式) 个数据。 在2K模式下,来自比特交织器的12组、每组126个数据字顺序写入矢量 Yt=(yo’,Ylt,y2’,...y15ll’)。同样,在8K模式下,矢量Yt-(),o’,ylI,y2’,...y6047’)由48组126 个数据字组成。以】,’作为输入数据,进行符号交织。 符号交织后的矢量为Y=(Yo.Y。。y:。…yⅣ麟一。),定义为: OFDM帧中的偶数符号:
Yn(g)=Y’g,

OFDM帧中的奇数符号:
Y碍=y’Ⅳ(口)

(2.2.5.2.2)

同Y’一样,Y也是一个’,比特的数据, 其中对于2K模式ⅣI撒=1512,8K模式 Ⅳl撒=6048。 H(q)是一个置换函数,有如下定义: 首先定义一个Ⅳr—l位的二进制数R’f,其中Nr=l092 M懈,2后模式下
14

硕士论文

DVB.T编码调制的仿真和FPGA实现

M嗽=2048、8k模式下M一=8192。R’,符合下面的规定:
i=O,1: /--2-

R’f[Ⅳr一2,Ⅳ,一3,...,l,0】=0,0,..…0

0;

R’f[Ⅳr一2,Nr一3,...,1,0】=0,0,..…0 1; {R’f[M-3,Ⅳ,-4,...,1,0】=R’j[Ⅳr一2,Ⅳ,一3,...,2,1】;
2尼模式:R’f[9】=R。i-l[O】0 R’f-1[3】,

2<i<M嗍:

8尼模式:砖【1 1】-R’f-1[O】o R’“[11@R’f_l[4】0 R’j-1[61)。
再定义一个矢量R,,矢量R,由R’,按位置换得到,具体置换要求见表2.2.5.1.2和表
2.2.5.1.3。

表2.2.5.1.2

2K模式的比特置换 2K模式

R’f的比特位置





















R的比特位置
表2.2.5.1.3





















8磁式的比特置换
8K模式

8 7 6 5 4 3 2 1 O

R’,的比特位置

11

10

R的比特位置



11





10















贝JJ H(q)符合下面的算法:
g=Di

加r(i=Q;i<M一:i_t+、)

fr日(g)=(imod2)?2肌1+∑Rf(jf)?27;
1=o

if(H(q)<ⅣI僦J g=g+l∥。 2.2.6星座映射
系统使用正交频分复用(OFDM)传输。一个OFDM帧中的所有数据载波调制可以

采用格雷(Grey)映射的QPSK、16QAM、64QAM、非均匀16QAM或者非均匀64QAM, 映射为复数Z。16QAM均匀模式星座图如图2.2.6.1,其他模式星座图与其类似,不再作
详细介绍。

15

2 DVB.T系统结构与原理

硕士论文

lre{z)
J L







1000

10lO

一3盎lo
.I


o.。o








100】.t011
I I

’001l

0001

.3


.I



:l


011l



O王Ol


110l

l王ll









:j

1100

lllO

0110

0i00

图2.2.6.1

16QAM星座图

2.3

OFDM帧格式
OFDM帧形成 OFDM信号采用分帧传输的方式,每一帧包含68个OFDM符号,每4帧组成一个超帧。

2.3.1

孙,模式下每个OFDM符号由肛1705个载波组成,8磁式下载波麴rf=6817,并且在以疋
为符号持续期的时间内发射。符号持续期包含两个部分:有用持续期正,和保护间隔△。 保护间隔与有用持续期构成周期性连续段,并且保护间隔插在有用持续期之前。表2.3.1.1 为各种保护间隔下的参数。系统的基本周期为乃8MHz带宽下T=7/64/ts,7MHz带宽下

产1/8/ts,6MHz带宽下T=7/48/zs。
表2.3.1.1 模式
8K

8MHz信道下所允许的保护间隔
2K

保护间隔

1/4

1/8

1/16

l/32

1/4

1/8

1/16

l/32

有用持续期

8192'T 896 uS

2048拳T 224 us



保护间隔持续 期△

2048?T 224/.ts

1024"T 112 uS

512"T

256"T

512'T

256*T

128"T

64*T 7/m

56芦

28芦

56伊

28伊

14,us

16

硕士论文

DVB.T编码调制的仿真和FPGA实现

表2.3.1.1(续) 符号持续期
10240"T 1120fls 9216"T 1008fls 8704"T 952f18 8448*T 924/[zs
2560"T 2304"T

2176"T 238/as

2112"T 231Ms

rs=乃+A

280fls

252/28

一个OFDM帧的符号数为0.67。所有的符号均包括有效数据和参考信息。由于OFDM

信号由若干独立调制的载波构成,因而每个符号可分为由许多单元构成,每一个单元对
应于一个载波在一个符号期内调制的信息。

载波编号由k∈[K响,K啦。】表示,在丝模式下K曲=0和K一=1704,必模式下
K一=6816。相临载波之间的间隔为1/乃,则K曲与K懈之间的间隔为(K一1)/乃。
表2.3.1.2 参数 载波数量K 8Mt/z带宽下OFDM参数值 8K模式
6817

2l濮式
1705

载波数K晌
载波数K。磁





6816

1704

持续期乃
子载波间距1/乃

896/比s

224Ms
4464Hz

1116Hz

有效带宽((K一1)/乃)
发射的OFDM信号可以表示为:

7.6lMHZ

7.61MHZ

m):Re{eJ2以主兰。参“。×kIIm,I,k∽)
m=01=0

(2.3.1.1)

t=石m

,2石芸(,.△-,。五一68×坼×rs)

‰’f.t=F幻


(Z+68xm)×rs≤t≤(Z+68×,力+1)×瓦
else

其中:k

,竹

载波序数;

OFDM符号序数;
传输帧序数; 符号持续期; 有用符号持续期; 保护间隔; 射频中心频率; 相对于中心频率的载波序数,


瓦 乃


fc
k’

尼’=七一(K一+K曲)/2



17



DVB.T系统结构与原理

硕士论文

cm.0.。第m帧Go符号的第阶载波的复数调制值; 第m帧的1符号的第阶载波的复数调制值: c训。。 c觚,.t第m帧的67符号的第阶载波的复数调制值。
不同的参数组合下,系统传输的有效数据率是不同的,通过计算可以得到各种组合 下的传输数据量,其单位为Mbit/s。 有效净码流=8MHz/(1+Q)×(数据子载波的数量/总的子载波数量)×子载波调制 符号的比特数×内卷积编码效率×[有用字符长度/(保护间隔长度+有用字符长度)1xRS 编码效率:其中Q为等效滚降系数,约等于0.051 E1 01,具体结果见表2.3.1.3。
表2.3.1.3 不同调制方式下有效数据率 保护间隔 调制方式 卷积码率
1/4 1/8 5.53 7.37

1/16
5.85

1/32

1/2 2/3

4.98

6.03
8.04

6.64 7.46
8.29

7.81 8.78 9.76

QPSK

3/4

8.29

9.05
10.05

s}6

9.22
9.68 11.06

7/8 l/2 2/3

8.71
9.95

10.25 11.7l
15.61 17.56

10.56 12.06 16.09 18.1

13.27

14.75 16.59

16QAM

3/4 5/6 7/8 l/2 2/3

14.93 16.59
17.42

18.43 19.35
16.59

19.52

20.11 21.1l 18.1

20.49 17.56
23.42

14.93
19.91

22.12 24.88

24.13 27.14
30.16

64QAM

3/4 s|6
7/8

22.39 24.88
26.13

26.35
29.27

27.65 29.03‘

30.74

31.67

2.3.2导频 除了传输数据,一个OFDM帧还包括下述参考信息:导频和传输参数信令(TPS)。
18

硕士论文

DVB.T编码调制的仿真和FPGA实现

导频信息可以用于帧同步、频率同步、信道估计、传输模式识别。导频分为连续导 频和散布导频,是由伪随机序列PI氇S毗调制得到,w。对应于载波位置k。PRBS的生成
多项式为: g(功=X11+X2+1。 对应的调制为:


(2.3.2.1)

Re{c。』^}=÷×2(1/2一wk),tm{em舭}=0
输有效的可靠性。

(2.3.2.2)

数据的调制电*是归一化的,而参考信号则以增强的电*发射,以保证参考信息传

散布导频位置由下式给出:k=K曲+3x(1mod4)+12p,其中p,k,伪非负整数。
k∈[K墒,K一】,,∈[0,67],p是使k∈[K墒,K嗽]的所有正整数。 连续导频的位置是预先规定好的,见表2.3.2.1。在每个OFDM符号插入177(8刖莫式)

个连续导频或45个(2麒式)连续导频。
表2.3.2.1连续导频的载波位置 连续导频所在载波序号

磁式
048 54 87 141 156 192201 255279282 333 432 450 483 525 531 618 636 714 759 765 780 804 873 888 918 939 942 969 984 1050 1101 1107 1110 1137 1140 1146 1206 1269 1323 1377 1491 1683 1704

8K模式
0 48 54 87 141 156 192 201 255 279 282 333

432 450 483 525 53l 618 636 714 759 765 780
804 873 888 918 939 942 969 984 1050 1101 1107 1110 1137 1140 1146 1206 1269 1323 1377 1491 1683 1704 1752 1758 1791 1845 1860 1896 1905 1959 1983 1986 2037 2136 2154 2187 2229 2235 2322 2340 2418 2463 2469 2484 2508 2577 2592 2622 2643 2646 2673 2688 2754 2805 2811 2814 2841 2844 2850 2910 2973 3027 308l 3195 3387 3408 3456 3462 3495 3549 3564 3600 3609 3663 3687 3690 374l 3840 3858 3891 3933 3939 4026 4044 4122 4167 4173 4188 4212 428l 4296 4326 4347 4350 4377 4392 4458 4509 4515 4518 4545 4548 4554 4614 4677 4731

19



DVB-T系统结构与原理

硕上论文

表2.3.2.1(续)
4785 4899 5091 51 12 5160 5166 5199 5253 5268 5304 53 13 5367 5391 5394 5445 5544
5562 5877

5595 5637 5643

5730 5748 5826 587 1

5892 591 6 5985 6000 6030 605 l 6054

6081 6092 6162 6213 6219 6222 6249 6252 6258 6318 6435 6489 6603 6795 6816

2.3.3传输参数信令(TPS) 传输参数信令是与具体的传输方案相关的信息,包括信道编码和调制等参数。2K

模式下每个OFDM符号有17个TPS载波,8磁式下有68个TPS载波。相同符号中的每一
个TPS载波以差分编码方式传送同一信息比特。TPS载波位置同连续导频相同已经预先 规定,这里就不具体介绍了。 每个TPS块在连续的68个OFDM符号中定义,前面已经介绍了68个符号称为一个 OFDM帧,4个连续的帧称之为一个超帧。每个OFDM符号含有一个TPS比特信息,每个 TPS块为68个比特,对应与一个OFDM帧,其中:初始化占1比特,同步占16LL特,信息 占37比特(其中6比特保留作为将来使用,全部置零),冗余保护占14比特。这681:L特 传递了如下信息:a)非等级调制时QAM星座图参数值;b)分级信息;c)保护间隔;d)

内码编码率;e)2K或8雕输模式;f)在超帧中的帧序数等。具体规定见表2.3.3.1。
表2.3.3.I TPS信号格式 比特序号
S0

用途 初始化 同步字 TPS长度指示 帧序号 星座模式 分级信息 高优先级的码率 低优先级的码率 保护间隔 传输模式 保留 误码保护

Jl—S16

S17。。¥22

¥23,S24

S25,B26

¥27,S2S,¥29

S30,¥31,¥32

S33,S34,835

¥36,837

838,S39

¥40—。S53

¥54’’S67

每个TPS块用%一s6,表示,其中包含由同步和信息参数的黾一s5,的53比特扩展生成

硕士论文

DVB.T编码调制的仿真和FPGA实现

14比特的冗余校验位。误码保护采用BCH(67,53,户2),是由BC日(127,113,卢2)

删余得到。码生成多项式为:
五(x)=x14+工9+X8+x6+x5+工4+工2+X+1 (2.3.3.1)

TPS采用规一化的电*调制,它发射的能量与数据的*均能量相同。TPS载波采用

DBPSK调制,在每一个TPS块起始时DBPSK初始化。帧m符号Z TPS载波k的DBPSK调制 采用如下方式(Z>0时):
若s,=0,则

Re缸。',,。j=Re扛。J_1'。},hn{c。,j,。j=0
若s,=1,则

(2.3.3.2)

Re{crad,k}=一Rep。Jq,。},Im{c肼’f'。}=0


(2.3.3.3)

每帧中的第一个符号的TPS载波调制的绝对值可由参考序列wk调制得到,即当Z=0

Re{c。’f,t)=2(1/2一wk),Ira{,。姒)=0。

(2.3.3.4)

2.4本章小结
本章介绍了DVB.T系统的结构和原理。DVB.T的数字电视调制器设计时必须符合相

关标准的技术参数和指标要求,所以本章详细介绍了DVB.T标准中编码调制的具体技 术,对关键模块,包括能量扩散、内外编码、内外交织、帧结构等的技术要求作了详细 的分析,为后面的研究工作奠定了基础。

21

3 DVB.T系统性能的仿真

硕士论文



DVB.T系统性能的仿真
地面信道具有自身的特性,信号通过地面信道会产生多径失真,移动接收时,因为

多普勒频移还会产生严重的衰落。因此在地面信道环境下进行有效的传输,就需要先进 而高效的传输体制。本章先对地面信道的特性进行了说明,然后针对DVB.T中采用的 关键技术OFDM调制作了介绍,最后对DVB.T系统进行建模,对DVB.T系统性能进 行了详细的评估和分析。

3.1地面数字电视广播信道特性
在无线通信中,发射信号在传播过程中往往会受到环境中的各种物体所引起的反 射、折射、散射、衍射等影响,形成多条路径信号分量到达接收机,不同路径的信号分 量具有不同的传播延时、相位和振幅,并附加信道噪声,它们的叠加会使复合信号相互 抵消或增强,使得接收机的接收信号产生失真、波形展宽、波形重叠和畸变。如果发射 机或接收机处于移动状态,会引起信道特性随时间随机变化,接收到的信号由于多普勒 效应会产生更为严重的失真。在地面数字广播传输中,信道的主要特征是多径传播和移 动接收引起的衰落现象。 3.1.1加性噪声 信道中的加性噪声来源一般分为三方面:人为噪声、自然噪声和内部噪声。加性噪 声独立于有用信号,但却始终干扰有用信号,因而不可避免的对通信造成危害。 3.1.2多径传播 信道中反射物体以及散射的存在,构成了一个不断消耗信号能量的环境,导致信号 幅度、相位及时间的变化。这些因素使发射波到达接收机时形成在时间、空间上相互区 别的多个无线电波。不同多径成分具有的随机相位和幅度引起的信号强度波动,导致小 尺度衰落、信号失真等现象。多径传播常常延长信号基带部分到达接收机所用的时间, 从而产生码间干扰引起信号模糊。多径干扰严重时,单靠增加发射机功率提高接收时的 信噪比并不能有效的降低误码率。 3.1.3多普勒频移 当接收机以恒定速率v运动,其运动方向与信号源发射的信号入射方向之间夹角为 9。假设发射信号波长为^,则多普勒频移为厶=V.eos0。若接收机朝向入射波方向 运动,则多普勒频移为正(即接收频率上升);若接收机背向入射波方向运动,则多普

硕士论文

DVB.T编码调制的仿真和FPGA实现

勒频移为负(即接收机频率下降)。最大多普勒频移为厂眦=÷=二厶(c为光速,兀是
发射机的*担6嗥绽掌狄圃斐傻暮蠊牵邮招藕诺脑夭ㄆ德屎头攀敝臃⑸疲
给同步带来困难,同时由于多普勒扩展,会引起衰落效应【ll】。 3.1.4同频干扰和邻频干扰

频率复用意味着在一个给定的覆盖区域内,存在着许多使用同一组频率的小区。这
些小区称为同频小区,这些小区之间的干扰称之为同频干扰。由于存在同播,同播时相 同或相邻服务区的同一频道的模拟电视节目有可能进入数字电视接收机,产生同频干 扰。

来自所使用信号频率的相邻频率的信号干扰为邻频干扰,邻频干扰主要是由于接收 滤波器不理想,使得相邻频率的信号泄露到传输带宽内而引起的。
3.2

OFDM基本原理
OFDM概述

3.2.1

1966年,Chang针对分散性的衰落信道最早提出了OFDM模式。1971,Weinstein 和Ebert提出使用离散傅立叶变换(DFT)来取代正弦曲线发生器和解调器。这样可以
很明显地减少OFDM调*獾髌鞯母丛有浴#保梗福澳辏龋椋颍铮螅幔耄樘岢隽艘恢志馑惴ǎ

用来抑制由于信道的脉冲响应或时间和频率上的一些错误而产生的信号串扰和子载波 的相互干扰。同年,Peled提出了简化了的OFDM调制工具,与此同时,Hirosala"提出
了基于离散傅立叶变换的设备的Saltzberg 0.QAM OFDM系统,后来Kalet出版了关于 在无线通信信道中应用OFDM性能的分析和探索性的实验成果。从此以后,OFDM在 移动通信中的应用才如火如荼地开展起来。

正交频分复用(OFDM)是多载波调制技术的一种。多载波调制基本思想是把数据 流串并变换为Ⅳ路速率较低的子数据流,用它们分别去调制Ⅳ路子载波后再并行传输。 因为子数据流的速率是原来的1/N,即符号周期扩大为原来的Ⅳ倍,远大于信道的最大 延迟扩展,这样多载波调制就把一个宽带频率选择性信道划分成了Ⅳ个窄带*坦衰落信 道,从而具有很强的抗多径衰落和抗脉冲干扰的能力,特别适合于高速无线数据传输[121。 自从20世纪80年代以来,OFDM已经在数字音频广播、数字视频广播、基于
IEEE802.11标准的无线本地局域网以及有线电话网上基于现有铜双绞线的非对称高比

特率数字用户线技术中得到了应用。其中大都利用了OFDM可以有效地消除信号多径


传播所造成的ISI。

我们知道常规的非重叠多载波技术和重叠多载波技术之间的差别,利用重叠多载波 调制技术可以节省大量带宽。为了实现这种互相重叠的多载波技术,必须要考虑如何减 少各个子信道之间的干扰,也就是要求各个调制子载波之间保持正交性。正交性在数学
23

3 DVB—T系统性能的仿真

硕士论文

上存在着严格的定义。OFDM是一种子载波相互混叠的多载波调制技术,
频谱很好的展示了OFDM信号的特点。

OFDM选择

时域相互正交的子载波,有更高的频谱利用率。图3.2.1.1 OFDM系统中子信道符号的

图3.2.1.1

OFDM系统中子信道符号的频谱

3.2.2用IDFT和DFT实现调制和解调 一个OFDM符号之内包含多个经过相移键控(PSK)或者正交幅度调制(QAM) 的子载波。从t=t。开始的OFDM符号可以表示为f13】: 型

s(t)=Re{∑dfretc(t—t,一T/2)exp[j2zcffO—ts)】)t,≤t≤t,+T
s(f)=0 t<f。或者t>T+t。
(3.2.2.1)

其中:Ⅳ为子载波个数; r为OFDM符号的周期; d,(f=0,1,2,…,N-1)为分配给每个子信道的数据符号; Z为第i个子载波的载波频率;

retc(t)=1,ItI≤T/2为矩形函数。



通常采用等效基带信号来描述OFDM的输出信号: 丝

s(t)=∑dfretc(t一以一T/2)exp[j2za/T(t-t,)]
s(f)=0

‘≤t≤ts+T
(3.2.2.2)

t<f。或者t>T+t。

硕士论文

DVB.T编码调制的仿真和FPGA实现

式中,s(f)得实部和虚部分别对应于OFDM符号的同相和正交分量,在实际中可以分别 对应于相应子载波的余弦分量和正弦分量相乘,构成最终的子信道信号和合成的OFDM
符号。

傅里叶变换将时域与频域联系在一起,OFDM复等效信号可以采用离散傅里叶逆变 换(DFT)实现。为了简洁,可以令式(3.2.2.2)中的t。=0,并且忽略矩形函数,对

于信号s(f)以T/N的速率进行抽样,即t=kTIN(拓O,1,…,N-1),则得到

Sk:s(kT/N):芝df exp(j等)
i=0
』Y

O<k<N一1

(3.2.2.32)

可以看到s。等效为对d;进行IDFT运算。同样在接收端,为了恢复出原始的数据符号d,,
可以对S。进行DFT,得

di:∑N-1叩xp(_/三芋)
七=O
』T

O<i<N一1

(3.2.2.42)

根据以上的分析可以看到,OFDM系统的调制和解调可以分别由IDFT和DFT来代

替。通过Ⅳ点的DFT运算,把频域数据符号d,变换为时域数据符号s。,经过射频载波 调制之后,发送到无线信道中。其中每个IDFT输出的数据符号s。都是由所有子载波信 号经过叠加生成的,即对连续的多个经过调制的子载波的叠加信号进行抽样得到的。在 OFDM系统实际运用中,可以采用更加方便快捷的快速傅里叶变换(IFFT/FFT)来实现。
3.2.3

OFDM优缺点 *年来,OFDM系统已经越来越得到人们的广泛关注,其原因在于OFDM系统存

在如下优点【14】: (1)把高速数据流通过串并转换,使得每个子载波上的数据符号持续长度相对增加, 从而可以有效地减小无线信道所带来的符号间干扰(ISI),减少接收机内均衡的复杂度。 (2)OFDM系统由于各个子载波之间存在正交性,允许子信道的频谱相互重叠,可以 最大限度地利用频谱资源。 (3)无论从用户数据业务的使用需求,还是从移动通信系统自身的要求考虑,都希望 物理层支持非对称高速数据传输,而OFDM系统可以很容易地通过使用不同数量的子 信道来实现上行和下行链路中不同的传输速率。 (4)由于无线信道存在频率选择性,不可能所有的子载波都同时处于比较深的衰落情
况中,因此可以通过动态比特分配以及动态子信道分配的方法,充分利用信噪比较高的 子信道,从而提高系统性能。

但是OFDM系统由于存在多个正交子载波,而且其输出信号是多个子信道信号的
叠加,因此与单载波系统相比,存在以下主要缺点:

(1)易受频率偏差的影响。由于子信道的频谱相互覆盖,这就对它们之间的正交性提
25



DVB.T系统性能的仿真

硕士论文

出了严格的要求,然而由于无线信道存在时变性,在传输过程中会出现无线信号的频率 偏移,或者由于发射机载波频率与接收机本地振荡存在频率偏差,都会使得OFDM系 统子载波之间的正交性遭到破坏,从而导致子信道间的信号相互干扰(ICI)。 (2)存在较高的峰值*均功率比。由于多载波调制系统的输出是多个子信道信号的叠 加,如果多个信号的相位一致时,所得到的叠加信号的瞬时功率会远远大于信号的*均 功率,这样对发射机内放大器的线性提出了很高的要求,如果放大器的动态范围不能满 足信号的变化,则会为信号带来畸变,导致各个子信道信号产生干扰,使系统性能恶化。
3.3

DVB.T性能仿真
Simulink简介 Simulink是MATLAB的软件组的一个工具箱,它是结合了框图界面和交互仿真能

3.3.1

力的非线性动态系统仿真工具,以MATLAB的核心数学、图形和语言为基础。Simulink Blockset是专门为特定领域设计的Simulink功能块集合。用户也可以利用已有的块或自 己编写的C和MATLAB程序建立自己的块或库【15】。 Simulink是用来建模、分析和仿真各种动态系统的交互环境,包括连续系统、离散 系统和混杂系统。Simulink提供了采用鼠标拖放的方法建立系统框图模型的图形交互界 面。通过Simulink提供的丰富的功能块,用户可以迅速地创建系统的模型,不需要书写 一行代码。Simulink还支持Stateflow,用来仿真事件驱动过程。Simulink仿真具有以下 特点:交互建模、交互仿真、能够扩充和定制、与MATLAB和工具箱集成、具有专用 模型库。 3.3.2高斯信道的仿真模型 在DVB.T的标准中,对于接收机部分,除了个别模块外,并没有作具体要求。DVB.T 标准中主要规范的是发送端的系统结构和信号处理方式,对接收端则是开放的,各厂商 可以开发各自的DVB-T接收设备,只要该设备能够正确和处理发射信号,并满足DVB.T 中所规定的性能指标【l引。在Simulink
Commuication Blockset中包含了基于DVB的简单

的Demo,可以以此为基础完善系统模型,对系统基本性能进行评价。 整个系统的流程可以构建为:产生随机数据一外编码一外交织一内编码一内交织一 星座映射一OFDM调制一加入保护间隔一信道一去除保护间隔--"OFDM解调一解映射 一解内交织一内码译码一界外交织一外码译码一误码率计算。

硕士论文

DVB-T编码调制的仿真和FPGA实现

图3.3.2.1高斯信道仿真模型



高斯信道下的建模如图3.3.2.1。针对DVB.T系统中很多模块工作时都是以块为单 位进行的,所以两两模块之间要加入不同大小的buffer,进行速率匹配。 3.3.3多经信道仿真模型 DVB—T标准给定了多经信道模型互和最,用工(f)和y(f)分别表示输入和输出信号。 (1)对于固定接受E(相应于Ricean信道):


poX(t)+∑pie-Je,x(t-ri)
y(f)=

其中:N表示多经回波数,这里为20; 夕,是第f条路径的衰减; 只是第i条路径的相偏;
f;是第f条路径的相对时延。

Ricean因子K定义为直射路径信号功率与反射路径信号功率之比,表达式为

K=≠L,若取K=10招,N Po=J102pi2。
∑肛2
i=1 ’

.2厂—矿一
8‘

(2)对于移动接受届(相应于Rayleigh信道):


J,(f)=尼∑Pfe川x(t-rf)
f=l

舯一衣。
27

具体的功率、时延、相位参数见表3.3.3.1。



DVB.T系统性能的仿真

硕士论文

表3.3.3.1相对功率、时延、相位旋转参数


pt
0.057662

ff(芦)
1.003019
5.42209 1

只(tad)
4.855 121 3.419109 5.864470 2.21 5894

1 2 3 4 5

0.176809
0.407 163

O.518650
2.75 1772 0.602895

0.303585
0.258782

3.758058
5.430202


7 8

O.061831
0.150340 0.051534

1.016585 0.143556 0.153832 3.324866 1.935570
0.429948

3.952093 1.093586
5.775 198


10 11 12 13 14

O.185074
0.400967

O.154459 5.928383
3.053023

0.295723 0.350825 0.262909
O.225894

3.228872 0.84883 1
0.073883 0.203952 0.194207 0.924450

0.628578 2.128544
1.099463

15
16 17 18 19 20

0.170996 0.149723
0.240 140 0.116587

3.46295 l 3.664773
2.833799 3.334290

1.381320
O.6405 12 1.368671

0.221 155 0.259730

0.393889

多径信道下的系统结构如图3.3.3.2所示。

图3.3.3.2

多经信道仿真模块

无线多径信道是衰落信道,需要不断对信道进行跟踪估计,在实际应用中,导频信 息也必须不断地传送,最佳估计器的设计和导频信息的选择相互关联,估计器的性能与
28

硕士论文

DVB.T编码调制的仿真和FPGA实现

导频信息的传输方式有关。

定时和载波的恢复是数字通信系统实现信息可靠传输的必要条件【l刀。在单载波系统
中,载波频率的偏移只会对接收信号造成一定的衰减和相位旋转,这可以通过均衡等方

法来加以克服。然而对于要求子载波保持严格同步的正交频分复用系统来说,载波的频 率偏移所带来的后果会远比单载波系统严重,如果不采取措施对这种载波间干扰(ICI)
加以克服,会对系统性能带来非常严重的影响,即无论如何增加信号的发射功率,也不

能显著改善系统的性能【l别。对于OFDM接收机而言,同步偏差主要包括以下三个方面,
符号定时偏差、载波频率偏差和采样时钟频率偏差。

实际中的接收机需要完善的时钟同步、符号同步以及信道估计部分,才能够体现出 DVB.T系统的优良特性。考虑到为了评估其基本性能以及后续实现放在发射部分,仿 真建模接收机部分进行了相对简单的信道估计,旨在于对系统性能上做出评价。各种 DVB.T系统同步和信道估计算法在很多参考文献中都有介绍【l 9]。 3.3.4系统性能分析
通过系统的仿真和参考相关的技术资料可得到DVB.T的基本性能,见表3.3.4.1和 图3.3.4.3。
表3.3.4.1 调制方式 内码码率 DVB-T参数组合后理论载噪比 维特比译码后误比特率小于2×10-4所需载噪比 高斯信道
1/2 2/3 3.1 5.0 5.8 6.9 7.7 8.8 11.1 12.7 13.5 13.9 14.6 16.5 18.2 19.3 20.1

莱斯信道
3.6 5.8 6.8 8.0 8.7 9.9 11.8 13.0 14.4 15.1 15.7 17.2 18.6 20.2 21.O

瑞利信道
5.4 8.5 10.7 13.1 16.3 11.6 14.2 16.7 19.5 22.8 16.O 19.3 21.9 25.3 27.9

QPSK

3/4 5/6 1憾 1/2 2/3

16QAM

3/4 5/6 7/8 1/2 2f3 3/4

64QAM

s|6 1豫

29



DVB.T系统性能的仿真

硕士论文

图3.3.4.3

码率2/3、QPSK F不l司信道仿真曲线图

在DVB.T标准中,以2/3码率、QPSK为例,维特比译码后误比特率小于2×10。4(维 特比译码后误比特率为2x10q对应于RS解码后误比特率为2×10—11,此时图像质量刚 好处于准无误码状态),在高斯、莱斯和瑞利信道下所给的参考值分别为4.9db、5.7db、 8.4拍,比对表3.3.4.1和图3.3.4.3,可以看到仿真结果正确。 DVB.T系统在设计上具有内在的自适应性,以便能够应用在所有的信道环境,它 不仅能够处理高斯信道,而且也能适应Ricean信道和Rayleigh信道等多径信道。高斯 信道环境虽然对数字电视地面广播系统的影响相对较小,但是它的高斯白噪声干扰和冲 激干扰也会影响到系统的正常工作,使系统产生失真和误码。实际的数字电视地面广播 系统是在非理想的多径境下进行工作的,地面广播的信道特性变化剧烈,信号幅度、相 位的变化,多径的时延和幅度的变化速度都远比卫星和有线电缆信道复杂。系统能稳定 工作的区域有限,对系统信号处理能力,尤其是处理速度及稳定性要求苛刻,再加上数 字地面广播要求与现有模拟电视广播兼容,大功率非线性发射使相邻频道间的干扰加 剧,这些都会引起信道中信号强度的骤然变化即所谓衰落的发生,使误码率大大增加。 所以DVB.T系统的设计中采用合适的编码调制技术来解除这些干扰带来的影响。 系统采用两级纠错编码级联的方法来提高纠错能力,以RS码为外码、卷积码为内码的 级联编码对随机性误码和突发性误码有很强的纠错能力,交织减少信道中错误的相关 性,把长突发错误离散成为短突发错误或随机错误,OFDM调制模式用来解决多径衰减 和抗脉冲干扰,加入保护间隔消除符号间的干扰。
30

硕士论文

DVB.T编码调制的仿真和FPGA实现

根据仿真分析,可以得到DVB.T系统的基本性能: (1)对于移动接收用户,其所受到的一个主要劣化因素是多普勒频移对传输性能产生 的劣化。2K模式和8K模式之间差别在于子载波数目和FFT尺寸。2K模式子载波中心 频率间隔是8K模式的4倍,同等无线环境下,2K模式组建的网络所支持的最大移动速 度要高于8K模式。 (2)参照图3.3.4.1,卷积编码率有1/2、2/3、3/4、5/6、7/8,码率越大,可提供的有效 数据率越高,但误码保护能力变坏,降低了覆盖半径和业务覆盖能力质量。采用低的冗 余编码系统,移动性能会更好,但牺牲了传输容量。

图3.3.4.1

64QAM下不同码率仿真曲线

(3)三种星座映射方式:QPSK、16QAM、64QAM,调制效率由低到高。随着调制效 率的由低到高,接收端的信号接收门限也由低到高,而相应的传输带宽利用率也由低到 高。接收门限高,意味着在接收端需要更强的无线场强覆盖,接收门限低,意味着接收 端不需要很强的无线覆盖场强,但相应的传输带宽利用率降低,导致节目传输套数的降
低。

31



DVB.T系统性能的仿真

硕士论文

图3.3.4.2卷积码率3/4。下仿真曲线

(4)保护间隔限定了单频网中相邻站点之间的最大距离,典型值为1/4、1/8、1/16、1/32。 保护间隔越大,多径干扰和单频网内多个发射机间的干扰越小,信道有用数据率越小, 移动接收的性能变差【2…。 对于DVB.T系统在移动接收下的性能,由于信道均衡和同步的影响,仿真结果还 需进一步提高,这里不再给出具体的曲线图。但通过相关资料以及各地的实际测试结果 可以得到以下几点:2K模式的载波间隔是8K模式的4倍,所以允许较大的多普勒频移, 一般来说2K模式下,接收机的最大速度是8K模式的4倍;保护间隔越大,抗干扰能 力越强,更有利于移动接收;在移动接收时,为适应时变多径信道带来的衰落,需要很 强的误码保护,1/2和2/3码率适合移动接收,同样QPSK相对于16QAM和64QAM更 适合移动接收。在一个8MHz带宽下,DVB.T接收机速度为50km/h时,系统可传输多 套节目,当传输数据率减少时,接收机最大速度一般可达到350km/h以上。 通过仿真分析,针对DVB.T系统的现有性能特性,可以进行设计改进。现在有很 多资料都涉及到对DVB.T系统性能进行提升的方法思路。提高接收机的移动接收性能, 就是在相同的发射条件下,如相同载噪比下,可以抵抗更大的多普勒频移。提升性能, 通常可以从内、外接收机两方面进行改进。 在外接收机,一般采用纠错能力更强的信道编码,更深的交织,以获得更好的性能。 在发送标准确定的情况下,编码和交织的方案都在标准中详细定义,如果要提高它
32

硕士论文

DVB.T编码调制的仿真和FPGA实现

的移动性能,一般只能从内接收机做改进[2l】。 对内接收机的改进一般从两方面:1.在现有内接收机的结构下,提高接收机中频率、 定时的同步与跟踪算法,针对衰落信道提高信道估计和补偿算法的效能;2.改变现有内 接收机的结构,比如利用双天线分集技术改造接收机,来提高接收机的移动性能。

3.4本章小结
本章首先对地面广播信道的特性以及DVB.T系统采用的OFDM技术进行了介绍。 然后通过MATLAB软件*台,进行系统建模,对DVB.T的性能进行了详细的分析。通 过本章的分析,可以看出DVB.T技术体系中有很多关键技术参数,不同的参数组合满 足不同网络的实际需求。2K、8K模式主要决定了系统对移动速度的支持能力;调制方 式、载波方式相同时,编码率越大,接收门限要求越高;调制方式直接影响到系统的传
输率和抗干扰性能;保护间隔对系统的传输率和接收门限影响不大,但限定了单频网中

相邻站点之间的最大距离。不同模式组合下,DVB.T的系统接收门限、传输率以及对 移动接收的支持能力有很大不同。实际应用中,应各方面综合考虑,选取最佳的组合方 式,满足实际需求。

33

4 DVB.T编码调制的FPGA实现

硕士论文



DVB.T编码调制的FPGA实现
数字电路的设计已经发展了若干年。从第一代的集成电路——小规模集成电路出现

后,集成电路迅速发展,技术不断进步,20世纪60年代发展到了中规模集成电路,直 到*些年来大规模、超大规模集成电路的出现,其集成密度越来越高,相应的设计也越 来越复杂。集成电路的规模越来越大,同时EDA技术也得到了飞速的发展。基于EDA 技术的芯片设计逐步成为电子系统设计的主流技术。FPGA等可编程逻辑器件由于自身 的优点不断得到了广泛的应用。本章具体介绍在FPGA*台上实现DVB.T编码调制部


分各个模块的设计方案。
4.1

FPGA及其软件*台
FPGA简介

4.1.1

现场可编程逻辑门阵列FPGA(Field Programmable

Gate

Array)是20世纪80年代

中期出现的一种新型可编程逻辑器件。FPGA采用类似于掩膜可编辑门阵列的结构,并 结合可编程逻辑器件的特性,使它既继承了门阵列逻辑器件密度高和通用性强的优点, 又具备可编程逻辑器件的可编程特性。自从1985年美国Xilinx公司首家推出后,FPGA 就倍受现代数字系统设计者的一致好评,并由此而得到迅速发展,现已广泛用于雷达、 通信、计算机、图像处理等诸多领域,而且还在不断扩展。 FPGA是高密度可编程逻辑器件,它具有如下优点:小型化、低功耗、多功能、数 字化、标准化、系列化、集成度高、保密性好、可反复编程、并有现场模拟调试验证。 FPGA器件及其配套软件是开发大规模数字集成电路的新技术,它利用计算机辅助设计, 以电路原理图、状态机或HDL语言(硬件描述语言)等方式,输入设计逻辑,经过一系列 变换后,将输入的逻辑转换成适合于FPGA器件结构的图形文件或文本文件形式。这样 不仅可以观察整个设计在器件中实际布局布线的结果,了解各网络的延时特性,进行人 工修改,而且可利用模拟手段,对设计的输入、输出及任一点信号进行模拟仿真,包括 验证设计功能是否正确的功能仿真以及确定最终设计是否满足相位和延时要求的定时 仿真。经过仿真验证后的设计文件转换成比特流文件或PROM格式文件后,就可以对 EPROM(可擦可编程只读存储器)编程,然后只要适当地接通EPROM与FPGA器件,FPGA 器件就可作为大规模专用集成电路应用了。用不同的设计文件配置同一块FPGA“白片", 可实现不同的逻辑功能。FPGA目前的集成度已经达到几百万门数量级,工作频率可超 过几百MHz。通常在几天内就能够完成一个设计,并可以随时修改它。这样就加速了产

硕士论文

DVB.T编码调制的仿真和FPGA实现

品的设计开发进程,免去了昂贵的ASIC(专用传成电路)器件半导体生产工艺费用及投资 风险,省时省力省钱,因而提高了产品的竞争力。 正是看到FPGA强大的生命力,各生产厂家纷纷加入此行列,使得FPGA性能不断 优化价格不断降低。由于其巨大的市场潜力,各个电子产品公司纷纷加入生产、研制 FPGA的行列中来,涌现了一大批产品。Altera公司就是*年迅速崛起的FPGA制造商, 与Xilinx齐头并进。 虽然FPGA产品种类繁多,结构各异,但就其基本结构而言,FPGA有共同之处。 FPGA通常包括三类可编程资源:可编程逻辑模块、可编程输入/输出模块、可编程内 部互连。


FPGA设计大体分为设计输入、综合、功能仿真、实现、时序仿真、配置下载等六 个步骤。 本论文在硬件上采用EP2C20进行模块设计验证。EP2C20属于Altera CyclonelI系 列,该系列器件采用90nm、低K值电介质工艺,通过使硅片面积最小化,可以在单芯 片上支持复杂的数字系统。EP2C20可提供18752个逻辑单元,同时提供了嵌入式18"18 位乘法器、专用外部存储器接口电路、4Kb嵌入式存储器块、锁相环和高速差分I/O等 功能。
4.1.2

QuartuslI软件*台

QuartusII是Altera公司提供的软件设计*台。QuartuslI软件为设计者提供了一套比 较完善的设计工具,用于系统级设计、嵌入式软件编程、FPGA和CPLD设计、综合、 布局布线、验证以及器件编程【22】。 QuartuslI软件支持所有目前流行的EDA工具进行FPGA设计,可以通过命令行和 工具命令语言脚本与第三方EDA工具进行接口,为设计者带来在QuartuslI软件和第三 方EDA软件工具进行接口,为设计者带来在QuartuslI软件和第三方EDA软件之间无 缝连接的功能,如综合功能和时序仿真、静态时序分析、信号完整性分析以及形式检验
左占

号手。

从实现形式和应用层次上看P核可以分为三种:软核口、固核m和硬核m。软核 以硬件描述语言的形式提交,性能上已经经过模拟验证,使用者可以用它综合出正确的 网表完成更具新意的设计。固核以门级网表的形式提交,往往对应于一个特定的实现工 艺,在该工艺条件下固核具有最优秀的面积和性能特性。硬核是以集成电路版图的形式

提交,并且经过了实际工艺流片验证,可靠性高但难于修改。QuartuslI软件提供的
OpenCore

Plus基本技术,可以让设计者在购买口授权之前在仿真环境和硬件环境下进

行口功能评估。
4.1.3

SignalTaplI嵌入式逻辑分析仪
35



DVB.T编码调制的FPGA实现

硕士论文

随着FPGA设计任务复杂性不断提高,FPGA设计调试工作的难度也越来越大。
Altera

SignalTaplI逻辑分析仪可以用来对Altera FPGA内部信号状态进行评估,利用

SignalTaplI模块经过JTAG接口在FPGA中抓取实际数字信号,帮助设计者很快发现设 计中存在问题的原因。 SignalTaplI是一种嵌入式逻辑分析仪,嵌入式逻辑分析仪就是利用FPGA的片内资 源实现需要观测信号的触发、采集、跟踪以及观测等在传统调试中由逻辑分析仪所实现 的功能。解决了传统调试过于复杂的缺点,大大提高了FPGA的调试速度,减少了FPGA 设计验证投入的时间和花费,可以使产品更快地投入市场。主要特点:可以观测FPGA 与外部器件接口之间的信号,可以观测重要的FPGA内部节点信号,可以设置较为复杂 的触发条件。

4.2系统整体方案

I流适配}.◆
图4.2.1

信道编码

—◆

调制

DVB.T调制器整体硬件结构

如图4.2.1,一个完整DVB.T发射系统主要由TS码流接入、信道编码调制和D/A 上变频这三个主要模块组成,其中最主要的编码调制部分直接影响调制器的性能。首先 将去复用后的TS码流进行能量扩散、RS编码、外交织、卷积编码,再经过比特交织器 和符号交织器完成整个信道编码,编码后的数据经过映射调制到对应得星座图上成为数 据载波,帧形成将各种载波组合在一起,然后将各个子载波经过IFFT变换得到时域的 数据流,最后在每个OFDM符号前插入保护间隔。

4.3能量扩散的实现
4.3.1并行随机化的实现 能量扩散的核心是利用线形反馈移位寄存器构成PBRS序列发生器,由此发生器产
36

硕士论文

DVB.T编码调制的仿真和FPGA实现

生的伪随机序列逐比特与输入数据相异或。 考虑到MPEG.2码流是以字节为单位输入的,能量扩散后的RS编码也是以字节为 单位进行运算的,如果以比特为单位进行能量扩散,需要进行并/串转换和串/并转换, 无疑增加了电路的整体复杂度,同时还需要提高工作时钟。 将PBRS序列发生器进行变动,伪随机序列产生器以字节为单位,在一个时钟周期 内将8比特的二进制数据同时输出,输出的伪随机序列与输入码流按字节进行异或,完 成能量扩散功能,显然可以降低实现难度瞄】。 假设当前线性移位寄存器的状态为(R0,R1,R3,……,R15),而此时需要进行 能量扩散的输入数据为(D7,D6,D5,……pO),能量扩散后输出数据为(07,06,
05,……,00)。

则:07=D7 0 r7;
06=D6 0 r6:

D5=D5 0 r5:
04=D4 0 r4:

D3=D3 0 r3:
D2=D2 0 r2: D1=D1 0 rl: D0=DOor0。
?

(r7,r6,r5,……r0)为移位寄存器连续的8比特输出,根据移位寄存器的工作
规律,容易得到:
r7=R150R14: r6=R14 0 R13: r5=R130R12; r4=R12 0 R11: ,3=R1 l o R10: r2=R100R9; rl=R9 o R8: r0=R8 0 R7。

同时移位寄存器输出8比特后状态变为(r0,rl,……,r7,R1,R2,……,R7)。 依次循环,串行伪随机序列转化为并行输出伪随机序列发生器。 图4.3.1.1是并行伪随机序列发生器的结构图。
37



DVB.T编码调制的FPGA实现

硕士论文

图4.3.1.1并行输出伪随机序列发生器

在控制部分分别设置包计数器和字节计数器,其中包计数器用来标明当前的包数。 先对同步字节进行检测,若是第一个包同步字节,则进行取反处理,然后直接输出,同 时伪随机序列发生器初始化,随后工作,后续的同步字节不进行取反操作,每8个TS 包进行一次取反同时进行初始化。

输入码流
图4.3.1.2

能量扩散框图

能量扩散实现结构如图4.3.1.2所示。 4.3.2能量扩散模块的设计验证和分析
38

硕士论文
獬…

DVB.T编码调制的仿真和FPGA实现

爹 移O
l争l
clr

l-●

芦.6l#”

蒋.单q

,j潞,绎",;,。瓿晕#‘ :|;{:!::{:。
:?

戮绎∞。;;钾.攀“j
:;:!;}

,“髓.肇“”≮:荸L肇
l;’
::

t:;:;!;i:{;l

d.t¨,di ,11dk
clk

一2

p3 妒4 移13
移22 磅23 盛24

…_::广1广]广]广]广]门厂1厂]广1 n广]厂1广1 n n广1广]厂1厂
n『]n几几门几几几 n几 几几几几.『] 几几;n几 .T x互XF炳n@D(要X夏耀口④D翟Ⅸ至)C夏x∞x亘:I 3E加rx
几几『
40

圈dn““ 固dtttout
dltevelo clrout

盯r夏)互rX萌1写『_r丽1屯rr百1∞FY丽]0r(西1可00FX霹■匝×堕X妇
’,r.1
;!:::::i:;.:!::’ !;::

x至X蔓

札●A

..::。:

图4.3.2.1

能量扩散Qu枷slI下仿真图

由QuarmslI仿真图可以看到47H是每一包的同步字节,有效数据到来时开始工作。 输出结果是输入序列与伪随机序列相异或,但同步字节本身并不进行随机化,设计完成
了能量扩散的功能。


图4.3.2.2

能量扩散SiganalTaplI下测试图

由图4.3.2.2可知,SignalTaplI下的输出数据功能上同样满足模块功能的要求,这样 就更加验证了设计的合理性和正确性,同时为硬件的实现提供了可靠性保证。
霉“Y蛳ily”
ce

…“…’“t’一”…、’:7

7’1j‘CFclone

I士。?+露:o移8”零

;Devi ?Timing肼odels
:Met rising requirements i Total logic e_'Lements

EP2C20Q240C2
Fin目ll Yes





46,18,752(<1鬻)≥
functions

;Total c蛳bi舶.tio蹦Il

42/18,752(<1 x,:
39/18,752(<1 x): ; 39



Dedicated logic registers ‘Tote.].regi
sters

二Total pins

30,142(21譬) pi撼0
0,239,615(0譬)
9-bit elements



!Total

virtual


。’

;Tote.].memory bits :Fanbedded Rultiplier

0,52(0%)


2p岫矾j磕

;Total


PLLs

0,4(0篱)

‰:_,Ⅵ。i…。“o:。………j?。? ?”,…女j‰…;w。*P∽?㈠枷扣。j?如÷w
图4.3.2.3能量扩散资源消耗

由图4.3.2.3可以看出,采用这种硬件结构设计,整个模块的资源消耗非常小,工作 频率可以达到很高。在Quartusll7.0版本的软件环境下,EP2C20硬件*台上仅消耗不到 1%的逻辑单元,不占用片内的RAM和DSP硬件资源,系统时钟最高可以达到
147.8MHZ。

4.4外编码的实现‘
4.4.1

RS编码器结构 外编码采用RS(204,188,户8)码,由已知生成多项式的形式及域生成多项式,
39



DVB.T编码调制的FPGA实现

硕士论文

通过MATLAB很容易求出生成多项式的各项系数:
g(x)=x16+59x15+13x14+104石13+189x12+68x11+209xlo+30x9+8x8+163x7+65x6
+41x5+229x4+98x3+50x2+36x-I-59

(4.4.1.1)

编码器的具体结构如图4.4.1.1。

图4.4.1.1

RS(204,188,8)编码结构图

编码电路主要部分是有限域乘法器、有限域加法器、选择器、线形反馈移位寄存器 等。寄存器初始值为零,开始工作后前188个时钟周期,信息符号通过选择器直接输出, 同时做乘法、加法和移位等运算,188个信息符号输出结束时,16个校验符号也同时计 算完成,后续16个时钟里,通过选择器依次输出16个校验符号,至此完成一次编码。 下次编码开始时寄存器全部清零。 4.4.2有限域乘法器实现方法选择 一般实现通用的有限域乘法器的方法有Massey.Omura方法和查找表法。 Massey-Omura是基于正规基底的并行乘法器。这种乘法器的优点在于正规基底上 的简单移位操作即可实现*方运算,这一类型的乘法器在计算指数和乘逆时有很大优 势。但这种方法需要将有限域中的元素用特殊的基来表示,且与有限域中本原多项式的 选择有关。 查找表法的基本思路,先将有限域的元素的二进制表达式求出,通过标号建立对应 关系。运算时,先将两个乘数的标号求出来,然后将标号相加,得到结果的标号,查表 得到最后结果。这种方法原理简单,但对资源的占用较大。 针对RS编码结构是固定的,同时是常系数乘法器,因此我们可以采用更简便的实 现方法。 图4.4.1.1中的加法器和乘法器分别进行伽罗华域上的加法和乘法运算。 假设x是GF(28)上的本原元,则X7,x6,…,z,l是GF(28)上的一组线形无关的基底, GF(28)中的任意元素都可以表示为z的0至7次方的组合,GF(28)上的加、减法可以
40

硕士论文

DVB.T编码调制的仿真和FPGA实现

表示为异或运算。

GF(28)上的任意两个元素A、B和它们的乘积C可以表示为:
彳(功=A7x 7+A6x6+…+彳l石+4 B(x)=B7工7+B6x6+…+Blx+Bo

C(x)=么(功曰(功=c14工14+C13x”+…+clx+Co 由域生成多项式p(功=x8+x4+工3+x2+1求得x8=石4+x3+x2+1,..., x14=X4+x+1,对C进行化简,可得: C(x)=(C13+C12+Gl+C7)x 7+(c12+C11+C10+C6)jc6+(Cll+Clo+C9+C5)x5

+(巳+clo+C9+C8+c4沁4+(q2+ql+C9+c8+C3h3
+(C13+C12+C10+C8+Q)x2+(c14+c13+C;+c1虹 +(C14+G3+C12+C8+Co) 对于其中一个乘数为常数时,例如A(x)=g。=59,进一步简化
C(x)=(B7+B4+B3+曰2)x 7+(B7+B6+B3+B2+B1)x6+(B6+B5+B2+蜀+Bo)x5 +(召5+曰4+曰l+J6fo)x4+(B7+B2+Bo)x3+(曰7+召6+B4+马+召2+口1)x2

+(眈+B+色+Bt+鼠)x+(B5+B4+B3+Bo) 因此伽罗华域上的常系数乘法器转化为按位异或电路,这样简化了设计,大大的节
省了硬件资源。
4.4.3

RS编码模块的设计验证和分析
曩-●




Ul,.o
clk


t,

I 纠
:, :.





毋l —10 磅Il
?l,12

暖ht.j1
;:

:;

:::

t,n

够13 囝;l{

data.eLfl

固htL砒

——一
图4.4.3.I RS编码在QuartuslI下仿真图形

对于输入序列188个“24",通过MATLAB直接进行RS编码,得到16个校验数
据,分别是“216、227、158、151、43、142、190、199、79、57、100、80、212、232、

228、116",如图4.4.3.1,经过QuartuslI的仿真数据与此相同,可以验证模块功能正确。

图4.4.3.2

RS编码在SigalTapII下测试图形

由图4.4.3.2可知,SignalTaplI下的输出数据与QuartuslI下仿真结果一致,这样就更加 验证了设计的合理性和正确性,同时为硬件的实现提供了更大的可靠性验证。

41



DVB.T编码调制的FPGA实现

。 。

硕士论文

Family Device

C yC

On

EP2 20 F in 1

工4 .:姒 工∞8

Timing Models
Met timing requirements To



e S

td legi c elements Total combinati onal functi ons Dedi cated logi


l9l
l 9l i4 5 1 45 2l O O 23 52 l










regi stets

,,,

蝇域域 佰俘话 2


( ( i< 键篝1 ))%


Tot毫l registers Tot毫1 pins
Totel Total

蛇 0 圬
6 l .O 邮o∞ 墙。嚣




virt.1lal pins
memory

bi

ts
er



Embedded Multipli

9-hi t

elements

0 O

Total PLLs

//,



(蒜一



图4.4.3-3 RS编码模块资源消耗

由图4.4.3.3可以看出,采用这种硬件结构设计,整个模块的资源消耗非常小,工作 频率可以达到很高。在Quartusll7.0版本的软件环境下,EP2C20硬件*台上仅消耗191 个逻辑单元和145个寄存器,不占用片内的RAM和DSP硬件资源,系统时钟最高可以
达到I 16.47MHz。

4.5外交织的实现
4.5.1外交织实现方法分析 外交织采用卷积交织。交织的作用是减少信道中错误的相关性,把长突发错误离散 成为短突发错误或随机错误,交织深度越大,则离散程度越高。在‘FPGA上实现该卷积 交织器,一般有两种方式,其一开多个FIFO,其二开~个双口RAM。 卷积交织是将数据进行不同的延迟使连续的数据分散开来,最直观的实现方法是每 条延迟支路用FIFO移位寄存器实现,当交织深度比较小时,这种方法比较简单。对于 DVB.T,需要12路FIFO移位寄存器,共1122个8比特移位寄存器,数量较大,在FPGA 设计例化和管理上比较复杂。 针对现在大多数FPGA中都有内嵌RAM,在综合时,调用的RAM模块会自动综

合到FPGA的RAM资源中,这样将大大减少逻辑单元的消耗量,可以将各个支路的FIFO
移位寄存器统一用一块双口RAM来代替,通过控制读写地址来实现卷积交织。 4.5.2具体设计实现 接下来我们就要设计一种能产生上述读写地址序列的RAM读写地址控制器,该控 制器可由一个四位二进制计数器(用来控制12个支路计数器的工作状态)和12个支路 计数器(对应计算各支路里的地址),每条支路的写地址可以通过计数器的数值直接得 到,读地址按照已知的延迟规律可以同时计算出,这样同时得到读写地址,控制双口
RAM的工作。
42

硕十论立

DV8一T编码《制的仿真和FPGA宴现

警甜骂
}≥羔未:=芋妻=兰= 封
j|一


了一

]引

一日日

i三m

斟4.5

3 I

卷积交织在Quarlusl[下仿真图形

对于同一支路每12个时钟输入一次,如果输入序列是顺序递增】,则同一支路两次 输入之间相差12。因此对于任意一时刻输出,其12个时钟周期后的输出与其相差12,
对照图4
5 3

1,QuartuslI F仿真结果,可以验证设计正确性。

斟4 5 3 2卷秘交织在SigalTapll F测试倒形

由图4



3.2可知,SignalTapl/下的输出数据功能上同样满足卷积交织的要求,这样

就更加验证了设计的合理性和J下确性,同时为硬件的实现提供了更大的可靠性验证。



DVB-T编码调制的FPGA实现

硕士论文

z’F锄ily
,Devi
ce

…一’“……7

—4
n7

cydone II“”、一’?
EP2C20Q2d,OC'8

Timing Models 、Met timing require蚰ents Totel logic elements

Find
Yes

726/18,752(4%) 726/18.752(4冀)
114

,,j

Totd

combinational fhnctions



Dedicared logic registers ?Zot毫1 registers ,。Total pins Total virtual pins Tot叠1 memory bits

114/18,752(<1篙)’, 19,142(13器)





9,072/239,616(4%) 0,52(0%) 0/4(0%)
。, ‘

Embedded M11Itiplier 9一bit elements

Total PLLs

…,二磊

图4.5.3.3卷积交织模块的资源消耗

由图4.5.3.3可以看出,采用这种硬件结构设计,整个模块的资源消耗不大,工作频 率可以达到较高。在Quartusll7.0版本的软件环境下,EP2C20硬件*台上仅消耗4%的 逻辑单元和4%的片内的RAM,系统时钟最高可以达到78.38MHz。

4.6内编码的实现
4.6.1卷积码模块的实现 内编码采用卷积码,卷积码在若干码字之间加进了相关性,译码时不是根据单个码 字,而是一串字来作判决,增加纠错能力。 系统采用的主卷积码是1/2码率,只要采用移位寄存器就可以实现。但主卷积编码 后还需根据要求进行删余。如要实现码率3/4,抽取方式为尼1
O 1、y:1 l

0,‘1’表

示输出,‘0’表示不输出,当输入为置Kx:匕X3E,删余后输出为X。】)iEX3。整个电 路需要复杂的控制信号和时钟管理,具体结构如图4.6.1.1。

字节输入

广扒 ‘—]/




图4.6.1.1

卷积编码结构示意图

外编码后,数据采用字节传输,首先进行并串转换,得到比特流。对于多时钟,采 用FPGA内部的锁相环资源,方便时钟同步等管理。针对不同工作模式,需要按照表
44

硕士论文

DVB.T编码调制的仿真和FPGA实现

4.6.1.1对各个时钟进行严格约束。
表4.6.1.1 码率
l/2 2/3 3|A 5/6 7/8

不同码率下的时钟 比特时钟=8宰字节时钟 比特时钟=8幸字节时钟=4/3*删余时钟 比特时钟=8?字节时钟=3/2*删余时钟 比特时钟---8*字节时钟=5/3*删余时钟 比特时钟=8}字节时钟=7/4*删余时钟

控制标志值
001 010 01l 100 101

字节时钟、比特时钟、删余时钟之间的频率关系

4.6.2删余模块实现结构 下面具体介绍一下删余模块的实现,以码率2/3为例。 首先在删余模块内部配置4个大小为4比特寄存器,其中输入寄存器1和输入寄存 器2为线性移位寄存器,初始为零。输入控制模块受比特时钟控制,内部设置一个输入 计数器,初始值为“000’’,然后以“001一010—011—100—001”在比特时钟上升沿循 环计数。在比特时钟上升沿,输入Xin赋值给输入寄存器l,同时输入寄存器l内部进 行移位运算,当输入计数器计到“100”时,将输入寄存器1中的4比特数据一次性赋 给输出寄存器1。输入Yin路的操作与Xin相同。 输出控制模块受删余时钟控制,删余时钟和比特时钟的频率关系满足3:4。设置一
个输出计数器,初始值为“00",以“oo一01—10一00"顺序在删余时钟上升沿循环计 数。当输出计数器为“00”时,输出寄存器1的第l位赋给Xout,输出寄存器2-的第l

位赋给Yout;当输出计数器为“01"时,输出寄存器2的第2位赋给Xout,输出寄存
器1的第3位赋给Yout;当输出计数器为“10”时,输出寄存器2的第3位赋给Xout, 输出寄存器2的第4位赋给Yout。

至此一次循环完成,输入4比特同时输出6比特,码率为2/3。输入部分和输出部
分进入下一次循环,然后反复按此规律循环即可。其他码率与2/3类似,只是寄存器的

数据量不同,不过比特时钟和删余时钟的频率关系一定要严格按照码率遵守比例关系。 删余模块结构图如4.6.2.1。

45

4DVB.T编码调制的FPGA实现

顶士论文

卜 目 觚特别H

输出寄存器

』 ,.上
H 阳
输入寄存器2『—了]

输金嫠制}.—!!塑钟 模块 l’



下。
图4.6
2 1

输出寄存器2

删余模块结构示意图

删余模块通过不同状态控制标志来选择实现不同的码率,对主卷积码输出的工y
两路码流,通过计数器和寄存器进行选择性输出,达到删余目的,完成不同码率的编码。 4.6.3内编码模块的设计验证和分析



.一
l I I 2 T 3 I ‘

























?。=—爿。=±●?。=—荨“=爿。“=2L?”=—掣。=—等。=—=一。一;-=i
1 n1"3 n n1"3 n n1"3 n n1"3 n n n n1717 n nn n n n n n n n nn nn n n n n



l『-n珊n』删l『LUf_f_卅咖1f_1『If'『|肌Ⅳ姗帆啊『【n删邶Ⅳ_f【_帅呻肌肌肌邢mm帅肌肌



日 h

l哥到割号

篡‰拳磊。
圈4
6 3 1

卷积编码在Quartusll仿真图形

颂}论卫

DVB—T编码∞制的仿真目FPGA实现

将图4

6 3

IQuartuslI下的仿真结果同MATLAB仿真模块得到结果相比较,结果

致可咀验证设 1的正确性。
m.{

睦]=j]匝z二[[[[[]二夏xj]j工口[圈]£[E强 ………n ML游蚪]廿爿盎当}㈣hn占正蚪n 8咒制 r……n…一………n

{ 1} _ 罩 々 单 { 甲

_







图4.6 3



卷秘编码在SignaI CapIZ的捌试图形

出4

63

2圈可以得到,SignalTapII下的输…数据功能卜同样满足卷积编码的要求,

这样就更加验证了设计的合理性和正确性,同时为硬件的实现提供了更大的町靠性验
证;
DevIc’ Timing

T“d

10口…el
M6dd5
virtueLl
memorv

en5

17B,L8 75Z((I*
159,16 752(<1*

Totd

109i…m=“rs Totd~sters
De“cared

comblnatlond flmcti帆5

121,18.752(<l* 19/142(13*]

Totd…
Totd Totd
Embedded

pins

md㈨pli

bi L5


0,23n 6I B(0%) 9-b¨tlem
ent5

0,52(0%)

Totd}1工=

邕4.6



3内绽n槿块的资源7】j牦

由图4

6.3

3可以看出,采用这种硬件结构设计.利用片内的锁相环资源,整个模块

的资源消耗非常小。在Quartusll7 0版本的软件环境下,EP2C20硬件*台L仅消耗不到 1%的逻辑单元和寄存器。

4.7内交织的实现
通信系统中加入交织是为了加强编码的随机错误纠正能力,DVB*T中的内交织在 一些资料上也被称为频域交织,它包括比特交织和符号交织两部分,通过对输入数据位 置的置换,实现分散连续突发错误的目的。 4.7.1比特交织的实现
4 7I

I比特交织实现方法选择 卷积编码后的比特流,根据不同的星座映射模式,分成v路并行码流,然后送入相

应的比特交织器,进行交织[洲。



DVB.T编码调制的FPGA实现

硕士论文

输出 广—小 。——1/

图4.7.i.1.1

比特交织整体结构

关键部分是每路交织器的具体实现,早期常见的有两种方案。

方案一是将单路交织器配置成两块RAM(删1和RAM2)。输入数据依次写入
RAMl,写满以后,新的数据写入RAM2,同时RAMl的数据按照置换要求读出,之后 两块RAM周而复始的一块读一块写。 为了减少RAM消耗,方案二是将单路交织器配置成一块RAM。输入数据首先依 次写入RAM中,数据写满后,按照置换要求读出数据。并在读数据的下一时刻,新的 输入数据写入相同的地址,当新的数据重新填满整个RAM时,此时的读地址等于第一 次的读地址再加上偏移量,这样就可以完成比特交织过程。 方案二用一块RAM就可以完成单路交织器,但地址的实现过于繁琐,每路交织器 的偏移量各不相同,读写地址的控制上复杂。 根据置换函数,可以将单路交织器的内部变成如下结构,如图4.7.1.1.2:

图4.7.1.1.2

单路比特交织器

碘上论文

DVB?T编码调制的仿真和FPG^实现

进入交织器的比特流按照126比特大小进行块比特交织。单路比特交织器内部配置 两块不同大小的移位寄存器。例如12路,A寄存器大小为21比特,B寄存器大小为105 比特。126比特顺序全部依次送入寄存器组,然后禁用B寄存器,A寄存器继续工作, 同时A寄存器输出被选择输出,A寄存器输出完毕后,B寄存器使能.开始工作,同时 B寄存器输出被选择输出,B寄存器输出完毕后,就完成了一次126比特的比特交织。 其他各路交织的工作与此类似,重复操作过程,就可以完成整个交织过程。 根据不同的置换函数,各路比特交织器的寄存器组大小配置不同。
表4.6
1 1

各路比特交织器寄存器组
寄存器组大小(比特)

单路比特交织器
10

11


A卸3,B=63

13

A=84.B=42
A;105.B=2l

15

这种方法无需进行复杂的地址计算,就可以完成交织的置换功能。
4 7 1

2比特交织模块的设计验证和分析



{—●r;j:—■r;;:—F

r;;=—一高‘;—●r;;二—r

r;‘;-一r;。;—一r;。;i

-_哥割割到

日日m

。萝蒌篙
幽4
71 2l

比特交纵器QuartuslI下的仿真幽形

采用相同的测试数据,将QuartuslI下的仿真结柴同MATLAB仿真得到结果相比较
结果一致可以验证设计的正确性。

幽4

7 1 2.2

比特交绒SignalTapll的测试凹形

由4

71.2

2图可以得到,SignalTaplI下的输H{数据功能上问样满足比特交织的要求,
49

这样就更加验证了设计的合理性和正确性,同时为硬件的实现提供了更大的叮靠性验



DVB.T编码调制的FPGA实现

硕士论文

证。
:Family
§

Cy EP Fi l
ons




}Device Timing Models ;Total logi c elements

e日 鲫翘l


I纵0O8
8 7 52 5



Total combinati onal f:uncti
§


l 8,8 88 lS O 0 9

8 7S

Deaic毫ted logic register¥ Tot毒1

3, ,,l , 也 7 ,5 2 2( ( S 5蒜 %%)

re暑istets
pins virtual pins
memory

Totd ‘Total
Total

‰蚴越瞄瞄吖昭九
馏他八j;;l靶4

, 42


i6

1l



bi

ts



Embedded Multipli er

9-bi t elements

O 0

O %

∞)
(.)

T0tal

PILs

(。

—0阳



图4.7.1.2.3比特交织模块的资源消耗

由图4.7.1.2.3可以看出,采用这种硬件结构设计,整个模块的资源消耗较优。在 Quartusll7.0版本的软件环境下,EP2C20硬件*台上仅消耗5%的逻辑单元和5%寄存器, 不占用片内的RAM。 4.7.2符号交织的实现 4.7.2.1实现方法选择 符号交织的过程是将Ⅳ僦个v比特字顺序写入,然后根据奇偶符号,按照不同的顺 序进行输出。

最传统的实现方案是采用四块删(分别为奇数读RAM、奇数写RAM、偶数读 洲、偶数写RAM)。假设奇数符号数据先到达,在第一个符号周期内,将数据写入 奇数写删。第一个符号写完后,按照映射关系,将奇数写RAM的数据送给奇数读
ILAM,同时新输入的数据写入偶数写RAM。第二个符号写入以后,第三个符号数据到

来时,将偶数写洲的数据送给偶数读RAM,新的输入数据写入奇数写RAM,同时
奇数读RAM向外发送数据。第三个符号结束,第四个符号到来时,将奇数写RAM的 数据送给奇数读RAM,新输入的数据写入偶数写RAM,同时偶数读RAM向外发送数
据。这样反复循环完成交织功能。 这种方案占用存储空间大,对于2K模式就需要4块6*6048比特大小的存储空间, 从第一有效数据输入到第一个有效数据输出有两个符号周期的时延。为了增加硬件利用 率,需要对传统方案进行优化。

ml|论文

DVB.T编日调制的仿真和FPGA实现

V比特输 L—/


囝4
7 21 1



v比特 输出



符号交织结构框图

根据符号交织原理,如图4



211,在内部配置两块双口RAM分别用来存储奇、

偶符号数据,大小根据2盯或8芷模式可以进行改变。初始化后,奇符号数据先写入奇 RAM,当奇RAM中存满一个奇OFDM符号数据时,新的偶符号数据到来,将偶符号 数据写入偶RAM.同时从奇RAM中读出数据:同样,偶符号结束,奇符号到柬时, 输八数据写入奇RAM中,从偶RAM中读出数据。这样反复操作,完成符号交织。 读写过程中.地址发生器按照置换函数H(q)产生读写地址,控制RAM中的数据的 读写顺序。地址发生器可以直接利用序列发生器设计实现,不断的产生读写地址,但这 种方法要求工作频率较高,时钟控制复杂,时序要求严格。 为了简化设计,现在预先利用MATLAB直接将置换函数计算好.在模块内部开辟 一块ROM空间,将结果直接存在ROM中,然后系统工作时,只需将ROM中的数据 依次直接读出,作为读写地址来控制奇偶RAM的读写,而这块ROM的读地址只需要 通过一个简单的2K或8K计数器就可以产生。这种方法需要专门开出一块ROM来空间, 对硬件资源要多消耗一部分,不过相对而占,这种地址发生器控制简单。便于实现。
47 2

2符号交织模块的设计验证和分析

时而用而_冗m斫冗叮丽而可斫葡而可可匝『口可丽而叮吭『口砷于【而
圈4
7 221

符号交织在QualnuslI F的仿真图形

通过已经训算好的置换函数,对应于一有序输入序列很容易得到正确的输出序列。
将此序列与图4
7 22

l中Quartusll F的仿真结果相比对,可以验证得出符号交织模块
5I



DVB.T编码调lⅢ的FPGA实现

坝十论文

功能正确

第嚣 ={_=;”
削4 7 2.2 2符号交纵在SignalTapll

r的测试图形

由图4

7 2 2

2可知,SignalTaplI下的输出数据功能上同样满足符号交织的要求,这

样就更加验证了设计的合理性和正确性,同时为硬件的实现提供了更大的叮靠性保障。
F锄117
Devl
c8

11砒醒%。ael5
"et

timifL[r2¨Ire…t5


Total logi

el*merits

34,18.752(<1*)

Totd-combin^ti ond Dedl cated logi Total r。斟iters


f皿eti

on‘

26,1B.752(<1%)
23,IB 7s2(<i*)

regi ster=

Totd

pln=

16,142(儿*)

Total vlrtual P1ns

?oral……bits
EmbeddeK

m'lltlpll

er

9-bIt

ele…t5

S1,408/239.61B(21*
O,52(0*) 0/4(0*)

Totd儿h 图4

72 2

3符号交织模块的资源消耗

由图4

7 2 2

3可以看出,采用这种硬件结构设计,整个模块的资源消耗不_人,工作

频率可以达到很高。在Quartusll7 0版本的软件环境下,EP2C20硬件*台上,2K模式 下仅消耗不到1%的逻辑单元和I%的寄存器,l与用52k比特的片内RAM,系统时钟最 高可以达到136 74MHz。

4.8星座映射的实现
4.8.1具体实现方案 DVB—T中主要采用QPSK、16QAM、64QAM等星座映射方式。




邕意

圈4

81 1

旱库映射结构框幽

DVB.T编码调制的仿真和FPGA实现

如图4.8



1,初始化后,首先判断星座映射的模式。利用查找表,根据输入的并行

v比特宇作为地址信号,直接输出,路和口路两路数据。 在FPGA中进行定点计算,对于查找表中的数掘要根据星座图先进行归一化处理,

然后根掘精度要求进行定点化量化。在非等级模式下的归一化因子为:QPSK.c=少后; /vz

16QAM“2‰“4Q川“2绲。
因为星座映射整体结构比较简单,就不再深入介绍了。 4,8.2星座映射模块的设计验证和分析

幽4.8

2 1

星座[!兜射在Quanus[[下的仿真图形

山图4.8



I可以看到对于输入的不同信息序列输出为不同的星座点,星座点的实部

和虚部坐标满足要求。

剧4.8

2 2

星座映射在SignalTapll下的测试图形

由图4

8 2

2可知,SignalTapl[F的输出数据功能上同样满足星座映射的要求,这样

就更加验证了设计的合理性和证确性,同时为硬件的实现提供了更大的可靠性。
F∞n7
DevIco

CmoReII

T1Ⅷ_oad‘ timingⅫ一ent5 el∞t“5
Htt

Totd 109a Totd



B2,18 752(<1*)

De“md 1Ⅲregisttrs
Totd r*gi;t盯=

cmbiMtiond f皿“ion:

∞,18.T驼(<1*)
33,18_『s2((1■, ∞/142(21*)

Totd—

Tots]vlrtud”“5

Totd…H}lh
Totd
P£Ls

0/Ⅻ.6t6(0t)
0/霓(0*) 0/4(0*)

l曲ed“a"吐tI'Utr e咄It d蛐tnj

图4

8 2

3卷积交织模块的资源消耗



DVB.T编码调制的FPGA实现

硕士论文

由图4.8.2.3可以看出,采用这种硬件结构设计,整个模块的资源消耗非常小。在 Quartusll7.0版本的软件环境下,EP2C20硬件*台上仅消耗56个逻辑单元和33个寄存 器,最高工作频率可达到340.02MHz。
4.9

OFDM的实现
FFT的硬件实现 在第三章的OFDM原理中,已经介绍了OFDM在数学上可以利用IFFT实现。为

4.9.1

了先整体实现DVB.T的信道调制部分,IFFT采用IP核来实现,同时后续独立采用HDL 语言进行设计。


FFT算法是基于DFT中求和运算的嵌套分解以及复数乘法的对称性得以实现。其 中一类FFT算法为Cooley—Tukey(库利.图基)基.,.按频率抽取(DIF)法,将输入序列循环分 解为N/r个长度为,.的序列,并需要109,Ⅳ级运算【251。每一级分解由同一个硬件单元完 成,包括数据从存储器中读取、通过FFT处理器以及写入存储器的过程。通常基数选择 r=2、4和16,增加分解基数,.,可以在牺牲器件资源的情况下减少通过FFT处理器的 次数【26】。 在用硬件设计FFT时,结构和算法同样重要。FFT的实现结构主要分为两大类。第 一是基于存储器的,这种结构的特点是可以只有一个蝶形单元,由控制模块不断的从存 储器读取数据送入蝶形单元计算,根据FFT的同址运算,运算结果可以重新写回原存储 空间。此方式结构简单,耗用资源较少,但缺点在于所有的蝶形运算都需要利用相同的 蝶形单元,对于较大点数的FFT,延时较大,需要较高的时钟频率才能在短时间内完成 运算。第二是流水线结构,对于每一级蝶形运算的结果不送回原地址,而是写入新的存 储空间,这样数据可以连续输入,计算结果也可以连续输出【2刀。这种方式不采用单一的 蝶形单元和缓存,最直接的流水线结构就是多个相同的蝶形单元和缓存,直接串联起来, 通过流水线的方式进行控制,这样可以降低工作时钟的频率,但相对而言,就需要消耗 更多的资源。基于流水线结构,很多文献提出了更优化的改进结构,这里就不详述了。 为了更有效的使FPGA应用到更复杂的嵌入式系统中,Altera公司提供了IPCore工 具集用来降低FPGA设计的周期以及开发成本。类似于FFT计算,如果我们不对算法结 构进行合理的优化,就直接使用HDL代码来编写处理器,可能需要用到的乘法器和存 储块将会占用大量的逻辑单元,而逻辑单元在时序上的行为仿真是非常复杂的。因此整 个系统若做到成熟就需要进行多次仿真、调试以及试验,同时代码编写的工作也非常繁 重。利用IP,设计工具会自动把用于缓冲计算中间变量的存储器块安排在FPGA中速度 较快的M4K或者M512单元上,而乘法器则可以使用DSP单元来实现【281。由于这些单 元是直接固化在FPGA内部的,所以它们的时序行为相对于逻辑单元而言要简单得多,

Ⅲ,t论女

DVB—T犏码调制的仿真和FPGA尘现

同时也大大提高了FFT处理器的速度。 将输入序列循环分解为4点序列的基.4分解,使用4点FFT在乘法运算上具有更 大优势,这也是Alt豇a FFT核函数所选择的分解基数,是可以获得相对最大数据吞吐量 的分解,这种分解仅在蝶形运算之后乘旋转因子中才有复数乘法。在_Ⅳ是2的奇数幂的 情况r,FFT核函数自动在完成计算的最后使用摹.2运算。 FFT核函数可以完成变换长度为2”(6≤m s14)的基一2/4按频率抽取(D1F)的FFT 算法。支持Steaming、Buffer Burst和Burst等liO数据流模式,具有Quad和SingIe两 种FFT EngineArchitecture结构。
4.9.2

FFT模块的性能分析 为了在整个转换汁算过程中保持高信噪比,FFT核函数采用块浮点结构,这种结构

是定点与全浮点结构之间的*衡。在定点坌il_构叶J,数据精度必须足够大埘能充分表不整 个转换计算过程中所有的中间计算结果。在执行定点FFT过程中,经常出现数据位数过 大或精度损失的现象。在浮点结构中,每个数用单独得指数和尾数来表示,虽然这样可 以极大提高数据精度,但浮点运算需要占用更多的器件资源。在块浮点结构中,每个数 据模块中所有的数值都钨一个独立的尾数,但共享一个公艿的指数,输入到FFT函数的
数据作为定点复数。 在进行FPGA发计的时候,

般情况下,我们不必关系这个元件的内船结构。但是

我们需要明确每个元件的引脚定义以及时序关系,这一点和扳级设计类似,在生成元件 之|j订,我们只需爱对FFT的J_数、数据精度以及其他参数进行定义。

坠!生

哺”?一——兰坚“—兰!竺m

“¨4。∑——兰


0 C



o—●—潮—啊——■—哪啊 n?_■—灌啊啊—哪■—哪一





-oo

囝4.9 21

IF丌在QuarmslI

F的仿真图形

口,以看H{由信号sink_sop作为输入起始标志,顺序输入:source_sop、



DVB.T编码调制的FPGA实现

硕士论文

source—valid分别作为输出信号的起始标志和有效标志,顺序输出,输出相对于输入有
一定的时延。

{ 、、~


1024点数据经MATLAB进行IFFT后得到的结果

图4.9.2.2

图4.9.2.3

1024点数据经口核进行IFFT后得到的结果

硕士论艾

DVB.T编码调制的仿真和FPGA实现

取1024点数据,通过MATLAB直接进行IFFT运算,得到的结果与通过m核所得
到的数据相比较,如图4.9.2.2和4.9.2.3。

比较后,可以看到两者的结果基本一致。在幅值较小的点上,存在一定的相对误差, 这是由于实际硬件实现采用块浮点,这种有限字长所效应造成的误差,而在幅值较大的 点上,相对误差很小。实际应用中,幅值较少点一般是频谱中的噪声点,而信号点会以
相对较大的幅度发送,因此这种设计可以满足实际应用需要。

这种设计的资源消耗与FFT具体的点数有关。通过仿真可以得到如下数据:在
EP3C10F256C6器件*台上,1024点的FFT,streaming数据流模式,需要36%的逻辑

单元和32%的寄存器,97k比*冢遥粒停玻锤觯梗褂布朔ㄆ鳎罡咂德士梢源锏 233MHz,可以看到消耗资源不大,工作频率能达到很高。

4.10帧形成的实现
4.10.1整体结构的实现 帧形成基本工作流程:当帧的符号数改变时,重新加载参数,产生新的53比特TPS 信息序列,经过BCH编码后,产生的67个比特,每个比特承载一个符号的调制信息, 在时域上经过DBPSK调制后送出相应TPS载波。同时由PRBS模块产生的相应比特点 调制成连续和散布导频点数据。最后通过判断模块选择导频载波、数据载波或者TPS 载波三选一输出。


易易

冈剧

扮易

曰 害圈叁

图4.10.1.1

帧形成结构框图

连续导频和散布导频作为同一路数据选通,因为它们的数据功率大小一样,区别仅
57



DVB.T编码调制的FPGA实现

硕士论文

仅在于位置不同,当散布导频和连续导频位置重叠时,重叠位置上只要用连续导频填充, 连续导频位置在每一个符号中都不变,而散布导频则是周期变化的。 数据载波、导频载波和TPS载波成帧之后,还需插入零频载波数据,构成一帧2048 (2K)或8192(8K)数据点,然后将所有数据进行次序颠倒,在进行IFFT操作的时候, 能够以数据载波点的直流载波点为中心,这样得到的频谱才是正确的基带信号的频谱, 每一个符号都要进行频谱搬移。 4.10.2关键模块的设计方法 下面介绍一下几个主要模块的设计方法。
4.10.2.1

BCH编码

BCH编码是一类很好的线性纠错码,BCH(67,53)是可以纠正2位错误的二元 BCH码。由已知的生成多项式,同RS编码一样利用线性反馈移位寄存器很容易得到编 码实现电路[291。

图4.10.2.1.1

BCH编码器电路结构

初始时开关闭合,53比特TPS信息作为信息位每个时钟依次输入移位寄存器1比 特,同时输入的信息比特从选择器中直接输出。当53比特输入结束后,输入端无数据 到来,同时开关断开,移位寄存器中所保留的14比特数据依次从选择器输出,作为校 验位同前面的53比特共同构成BCH的67比特码字。
4.10.2.2保护间隔的加入

由于多径造成ICI,OFDM符号需要在保护间隔内加入循环前缀,这样时延小于保 护间隔的多径信号就不会在解调时产生ISI。图4.9.3是2K模式下,1/4保护间隔的原理
图。

硕士论文

RAMb,大小都是2048个数据字。第一个符号的2048个输入数据在写时钟的控制下先 写入RAMa,地址按0至2047的规律,每一个时钟周期写入一个数据。第一个符号的 2048点输入结束后,第二个符号的数据由选择器控制写入RAMb。在第二个符号写入时, 在读时钟的控制下,从RAMa中读出第一个符号的数据,读地址的规律为1536至2047 先读出,然后再按0至2047的顺序继续读出,此时RAMa读出的数据作为输出通过数 据选择器。Rm/Ma中的数据读完后,开始写入第三个符号的数据,同时按相同的规律从
RAMb中读出第二个符号的数据。重复操作,就完成了循环前缀的加入。

?骂I—l l—l
1536.2047 0.1535
1 536.2047

DVB.T编码调制的仿真和FPGA实现

图4.10.2.2.1

1/4保护间隔示意图

具体实现,以2K模式,1/4保护间隔为例。配置两块双121 RAM,分别为RAMa和

其他参数下与此类此,原理相同,只是存储空间的大小以及读写地址的产生略有不
一样。 读写时钟



宁目
RAMb 图4.10.2.2.2 保护间隔实现电路框图



至此,帧形成完成后,整个信道编码调制部分就可以构成一个整体,有机的结合在
一起工作。

59



DVB.T编码调制的FPGA实现

硕士论文

4.11本章小结
本章主要介绍了DVB.T编码调制部分各模块的设计方案。首先对FPGA硬件*台 进行了简要的说明,然后按照DVB.T发射端的工作流程依次介绍了能量扩散模块、外 编码模块、外交织模块、内编码模块、内交织模块、星座映射模块、OFDM调制模块以 及帧形成模块的FPGA实现。对于每个模块采用优化设计,例如能量扩散部分采用并行 结构,外编码RS编码的乘法器在伽罗华域上进行简化等,给出了各个模块的设计框图, 采用VHDL语言和IP技术,设计完成了各模块。同时基于QuartuslI软件*台以及EP2C20 硬件*台对设*械姆抡婧脱橹ぃü治隹梢钥闯霰菊碌闹饕杓扑加玫淖试唇 少,实现电路简单,速度和可靠性满足要求,功能符合DVB.T标准。

硕士论文

DVB-T编码调制的仿真和FPGA实现

5总结和展望
应用OFDM调制技术的DVB.T系统的优越性不断被人们认识,逐渐成为关注点。

本章对前面基于DVB.T所进行的研究工作进行了总结,然后指出了继续向下研究的方
向。

5.1经验小结
*年来,数字电视以其卓越的音视频效果和性能已经成为广播电视的发展趋势,而 地面广播电视由于使用无线传输,有其独特的优越性,逐渐成为研究的热点。本文是对 数字电视地面广播标准的研究,方案选择上采用了欧洲的DVB.T标准。希望通过学* 和研究国外流行的数字电视地面广播标准,能够把所得到的经验用到我们的实际应用 中,不仅仅用到数字电视广播方面,像移动环境条件下的无线接受都可以通过借鉴利用。 通过这段时间的学*,遇到一些实际的问题,通过各种途径解决这些问题时的几点
感想:

(1)DVB.T数字视频广播的传播信道属于地面信道,地面信道的传输特性的突出特点
是时间选择性和频率选择性,同时地面传输信道工作在的频段,还具有高斯加性白噪声

干扰、突发干扰、工业干扰、同频干扰等信道的恶劣特性,因此DVB.T标准中提出了
不同的算法和结构以期克服这些干扰,提高整体系统的性能。所以多样化的参数组合使

完善的仿真的系统实现具有复杂性,同时系统模型的建立还要考虑合适的信道模型,只 有在合适的干扰信道模型下的仿真才能正确反映系统实际的工作能力。由于无线移动环 境的复杂性,不可能依靠单一的信道模型,值得庆幸的是前人在这方面做了大量的工作, 根据大量实测数据进行分析,建立了各种信道模型。因此可以利用功能强大的仿真工具 软件,在MATLAB、SystemView等软件环境下进行DVB.T系统的建模仿真,并且选择 有代表性的参数组合在理想系统、多径加扰系统下分别仿真,验证系统性能,做出理论
评价。

(2)随着FPGA容量、功能以及可靠性的提高,其在现代数字通信系统中的应用日渐 广泛,采用FPGA设计数字电路已经成为数字电路系统领域的主要设计方式之一。在设 计的过程中,必须充分考虑了性能和资源占用率的关系,首先保证模块的正确和可靠性, 在此基础上考虑资源利用率,从而实现了资源占用最少而性能最佳的目的。 (3)时钟的设计:在设计中,可靠的时钟是非常关键的。在FPGA设计中时钟的解决 方案是由专用的全局时钟输入引脚驱动的单个主时钟去钟控设计中的每一个时序器件, 只要有可能就应尽量在设计项目中采用全局时钟【30】。FPGA都具有专门的全局时钟引 脚,它直接连到器件中的每一个寄存器。在器件中,这种全局时钟能提供最短的时钟延
时。
61

5总结和展望

硕士论文

(4)多时钟系统:DVB.T系统要求在同一个FPGA内采用多个时钟,由于两个时钟信 号之间要求一定的建立和保持时间,所以引进了附加的定时约束条件,将某些异步信号 同步化。在许多系统中只将异步信号同步化是不够的,当系统中有两个或两个以上非同 源时钟的时候,数据的建立和保持时间很难得到保证,最好的解决办法是将所有非同源 时钟同步化。使用FPGA内部的锁相环(PLL)模块是一个很好的方法。 (5)毛刺信号及其消除:在组合逻辑电路中,信号要经过一系列的门电路和信号变换。 由于延迟的作用使得当输入信号发生变化时,其输出信号不能同步地跟随输入信号变 化,而是经过一段过渡时间后才能达到原先所期望的状态。这时会产生小的寄生毛刺信 号,使电路产生瞬间的错误输出,造成逻辑功能的瞬时紊乱。在FPGA内部,无法预见 的毛刺信号可能通过设计电路传播,从而使电路出现错误的逻辑输出。任何组合电路、 反馈电路和计数器都可能是潜在的毛刺信号发生器。当毛刺信号成为系统的启动信号、 控制信号,触发器的清零信号、预置信号、时钟输入信号或锁存器的输入信号就会产生 逻辑错误。毛刺问题在电路连线上是找不出原因的,只能从逻辑设计上采取措施加以解
决。

(6)仿真结果和实际综合的电路的不一致性:无论是时序电路还是异步逻辑电路,其 行为与其仿真器结果是不完全一样的。特别是异步逻辑电路,仿真结果将会隐藏竞争冒 险和毛刺现象,与实际行为相差较远。故在FPGA设计中,对每一个逻辑门、每一行 VHDL语言,必须完全理解,不能期望仿真器替你找到错误。

5.2论文工作总结和计划
本文就DVB.T的技术要求、技术难点和目前存在的问题作了一定的研究,并重点 分析了DVB.T的系统结构、核心技术、系统信道特性和参数。 从仿真和实现来看,本文完成的主要工作有: 1.在MATLAB软件环境下,对DVB.T基带系统进行建模仿真,包括发送端和接 收端。仿真中的发射端系统结构参照标准EN 研究的系统中主要参数对系统性能的影响。 2.使用VHDL完成了信道编码各子模块的代码编写,包括能量扩散、RS编码、卷 积交织、卷积编码、比特交织、符号交织、星座映射等子模块。并基于Quartusll*台 完成了的功能、时序仿真,利用SignalTaplI进行了设计验证。本文中的设计,都充分考 虑了性能优化,尽量消耗较少的硬件资源,以完成系统功能,经过验证,所设计的模块 基本都达到了要求。 由于时间的问题,本文作者所作的分析和研究,尚有一些工作有待于进一步完成, 作者认为可以从以下几个方面改进:
62

300

744进行设计,接收部分采用了一般

的OFDM接收机技术。对系统在高斯信道以及多径衰落信道下性能进行了仿真分析,

硕士论文

DVB.T编码调制的仿真和FPGA实现

1.针对接收机部分,可以进行更完善的信道估计和同步设计,更准确地反映系统
在各种信道下性能。

2.针对系统技术体系上的不足之处,采用不同的信道编码调制方式,以研究是否 能够有效提高系统性能。 3.整个系统的FPGA设计与实现有待进一步完善。包括IFFT模块代码编写的完成,
以及成帧部分的完善。

致谢

硕士论文





值此论文完稿之际,感激之情油然而生。首先,衷心地感谢我的导师——谢仁宏教 授。谢老师学识渊博,治学严谨,孜孜不倦。谢老师深厚的学术造诣、广博的理论知识 使我对自己的学*领域有了更加透彻的理解。他强烈的事业心、勇于创新的精神、饱满 的工作热情和严于律己、宽于待人的优秀品质是我学*的榜样。在此,再一次向谢老师 表示深深的敬意! 深深感谢芮义斌老师和李鹏老师对我学*上的指导。芮老师、李老师认真负责的工 作作风,乐意助人的处事态度将在我今后的学*工作中激励我。同时还要感谢通信教研 室的所有老师,像齐老师、陆老师两位老教师不辞辛苦,耐心解答我的问题,我的成长 和通信教研室这个大家庭是密不可分的。 非常感谢同教研室陈志勇、李忠良、牛启波、杨鹏、袁晓妹等同学在学*上的合作 与帮助,感谢室友汤继星、韦家驹、王沛在生活和学*上给予我的帮助和照顾,不论学 术上的讨论还是生活中的交流,与他们的相处都使我获益良多。感谢李逵、吴迪、周旭
等师弟师妹的帮助。

深深感谢我的父母和家人对我的鼓励、鞭策与关怀,我的每一项成功都有他们的关 爱和奉献。 最后对所有给予过我支持和帮助的人表示最深的谢意。

硕士论文

DVB.T编码调制的仿真和FPGA实现

参考文献
r●L

孙景琪,孙京.数字视频技术及应用.第1版.北京:北京工业大学出版社,2006 赵坚勇.电视原理与接收技术.第1版.北京:国防工业出版社,2007

rlL

rllL

余兆明,余智.数字电视传输与组网.第1版.北京:人民邮电出版社,2003 赵坚勇.数字电视技术.第1版.西安:西安电子科技大学出版社,2005 李琛杜,明辉.DVB.T发展概况.电视技术.2003(10):9.11
U刁列钾*印

r●●L

r●●L

r●-L

闫鸿阁,钱岳林.ATSC与DVB.T数字电视地面广播特性比较.广播与数字电视
技术.2001(5):53.64

r●L



彭丹丹,邹志永,王匡.ISDB.T系统传输方案及其与DVB.T系统的比较.无线
电工程.2003(8):56.58

r-L r●L

李伟章.数字电视和数字电视标准.中国新通信(技术版).2007(3):78.80 跚刚 ETSI.Di西tal
Video Broadcasting(DVB);Framing Structure,Channel Coding and Distal Terrestrial Television.EN 300 744 V1.5.1,2004,

Modulation for
r●●L

李建光.DVB.T的关键技术参数及选用思路.广播与电视技术.2006(5):55.57

r●IL

州川

Theodore

S.Rappaport.Wireless Communications

Principles and Practice.Second

Edition.Beijing:Publishing
r●●L

House of Electronics Industry,2006

汪裕民.OFDM关键技术与应用.第1版.北京:机械工业出版社,2007

rIIL

埘嘲 Ⅷ

彭木根,王文博.下一代宽带无线通信系统OFDM&WlMAX.第1版.北京:

机械工业出版社,2007
r-●L

谭泽富,聂翔飞,王海宝.OFDM的关键技术和应用.第1版.成都:西南交通 大学出版社,2005

孙屹,吴磊.Simulink通信仿真开发手册.第1版.北京:国防工业出版社,2004
rl●‘r●IL

嘲蚓 切 嘲 柳

包涛,张会生,许哲,吴倩倩.正交频分复用技术在地面数字视频广播中的应用.无
线通信技术.2007(4):49.52

r●●L

John G.Proakis.Distil Communications.Fourth Edition.Beijing:Publishing House
of Electronics Industry,2006

rIlL

杨晖,徐元欣,赵小祥,王匡.DVB.T/I-I移动接收的信道估计和ICI消除.电视
技术.2005(8):28.30

rl●L

吴王华,刘志,周晓方.一种适用于DVB.T系统的信道估计算法.微电子学与计
算机.2007(8):56.58

rlIL

裴建杰.DVB-T数字电视地面广播之移动接收.广播与电视技术.2004(9):95.97

rlL

捌圳

王剑,杨行知,潘长勇.DVB-T在移动接收中的问题与对策.电视技术.2004(2):

参考文献

硕士论文

4-6

口刁

任爱锋,初秀琴,常存,孙肖子.基于FPGA的嵌入式系统设计.第1版.西安: 西安电子科技大学出版社,2004 陈伟.DVB.T调制器外码编码器的FPGA设计.中国有线电视.2006(22):1.3

口口 *卅

李冬梅,张申科.基于FPGA的DVB.T信道内编码和内交织的设计和实现.中国 有线电视.2006(7):68.70 王世一.数字信号处理.第2版.北京:北京理工大学出版社,2000

口口 *印

张海滨.正交频分复用的基本原理与关键技术.第1版.北京:国防工业出版社,
2006

眩刀

余涛,于鸿洋.基于FPGA的DVB.T发射机中OFDM调制的实现.中国有线电
视.2006(24):36.39

口踟

李旭,蒲昱初,徐火生.基于IPCore的FFT处理器的设计与实现.舰船电子工
程.2007(2):121.123

口鲫

宋文妙,范寒柏,谢志远,鄂秀焕.BCH纠错码在FPGA上的实现.无线电通信 技术.2001(1):62—64 吴继华,王诚.Altera FPGA/CPLD设计.第1版.北京:人民邮电出版社,2005

p明

DVB-T编码调制的仿真和FPGA实现
作者: 学位授予单位: 王闯 南京理工大学

相似文献(10条) 1.期刊论文 解放 数字电视广播中坚设备集锦 -西部广播电视2001(2)
主要介绍1999年4月、美国NBA广播设备展示会(在拉斯维加斯的NeVada举办)上的部分电视广播设备,所有产品大部分数字化,主要有①SK一3000摄象 机,②SD-RW5000CD录放机,③MAV-555编录放机、DVCPR050编录放机;④02R、03D、01V数字混合器等.

2.学位论文 顾燕玲 数字电视分组播出*台的开发和应用 2008
数字电视的迅速发展,使得数字电视数据广播成为可能。数字电视分组播出系统作为一个全新的数字电视广播*台,是为实现资讯个性化、专业化 服务的全新广播*台,它可同时发展多类数据业务增值服务:既能在一个频道内传输多种业务,又能针对不同的用户群体进行服务定制,提供特定的个 性化服务。 本文从数字电视分组播出*台的设计、系统构建开始,结合DVB的数据广播的标准,以及分组播出*台的实际需求,总结出一套有效的实用的封装类 型,提出了“分组模型”和“播出控制表”的概念,实现了系统控制每个终端设备的功能。数字电视数据打包服务器是本系统中的一个关键设备。作者 从系统*台实现的功能、角度出发,分析了该设备的功能需求,完成了一系列封装功能的开发,包括:数据管道、数据轮放、多协议封装等等;并且对 系统*台的“分组模型”、“播出控制表”功能的实现提供了良好的支持。完成了此设备的功能、性能测试,为设备的开发划上了圆满的句号。结合上 海数字电视的发展,介绍了应用数字电视分组播出*台的2个实例——上海分众电视前端、电子站牌前端系统。

3.会议论文 石爽.韩瑞杰 正交频分复用技术与地面数字电视广播标准 2008
本文介绍了正交频分复用(OFDM)原理,DVB-T系统的主要参数和信号产生方法,分析了我国发布的地面数字电视广播传输标准有关参数和系统构成情 况,并对两种地面广播系统的数据结构、保护间隔和有效数据率进行了分析。

4.会议论文 于建华 电视广播中的音频嵌入技术 2002
本文详细介绍了电视广播中音频嵌入技术及其相关标准,并结合天津电视台全数字播出系统,介绍了采用音频嵌入技术,实现数字化电视播出和节目传 输中图像伴音协调一致的经验.

5.学位论文 马立欣 ATSC制高清晰度数字电视机顶盒的设计与实现 2002
电视广播领域的数字化经过多年的酝酿,已经尝试着迈丌了第一步。作为数字电视的极品,高清晰度数字电视除了具备数字电视的所有优势以外 ,还以其如真的画面质量和逼真的声音效果,将虚拟与现实完美的结合在一起,成为大众梦寐以求产品。面对即将成为现实的庞大的消费市场,相关的 研究、营运、生产、销售领域迎来了机遇,也迎来了挑战。 本文首先综合介绍了高清晰度电视的起源与现状,对其应用领域和市场前景进行了分析和阐述。这是海信集团确立前瞻性研究项目“ATSC制数字高 清晰度电视机顶盒”的依据之一。 在研究数字电视的技术特点、芯片级研发状况以及分析海信在数字电视研发方面的规划和研发实力等情况的基础上,提出项目的设计思想和设计原 则,并通过多方面,不同层次的对比,确定实施的总体方案。 项目的设计与实现过程是本文的关键内容。针对总体方案,进一步详述设计的思路、原理和实现方法。通过优化设计,满足设计输入的要求和产业 化的各种检测,并实现了小批量试制。 其后,对设计中的难点技术予以重点分析和说明。 论文的最后章节,总结所完成的工作,阐述了整体设计的创新性和成果水*,验证报告以及相关部分电路图。 制高清晰度数字电视机顶盒,不仅积累了实际经验,为进一步开发下一代新型产品打下坚实的基础。MPEG-2,信道编码,信源编码

6.会议论文 金莉萍 数字电视视频业务质量维护 2008
随着广播电视领域数字技术广泛深入的应用,数字电视系统的全面维护成为提高服务质量,确保系统正常运行的关键,系统维护中最复杂的是视频业 务质量(VQoS)。本文围绕数字电视VQoS全面维护问题,首先阐述了数字电视系统及视频测试层划分,视频测试方法及维护关键;其次重点阐述了涉及 VQoS维护的客观图像质量监测与测量,协议监测与分析,及数字调制测量;最后讨论了数字电视系统VQoS的全面维护。

7.会议论文 王仲淳.郑立琦.吴志荣.刘保盟 台湾数字电视的发展与未来展望 2003
本文首先介绍了数字电视的分类以及数字电视广播的优点.然后阐述了台湾数字电视的发展*况,现状及其数字节目的制作与分工情况.并就数字电视 的未来发展作了展望.

8.学位论文 杨邦文 数字电视广播条件接收系统的原理和实现 2002
国内电视广播的数字化已经启动,研究数字电视条件接收系统显得特别有意义.该文就这个课题展开论述并提出一种先进的多层加密解决方案.具体内 容安排如下:第一章论述了的条件接收系统的原理和作用、历史和现状,包括数字条件接收系统和模拟条件接收系统.第二章在DVB规范下论述了数字电视 条件接收系统的结构和原理、加密算法、DVB同密规范和通用接口规范.论述了条件接收系统的安全性.第三章介绍了一种多层加密条件妆收系统的详细设 计方案,包括加解扰系统、加解密系统.第四章介绍了与条件妆收系统密切相关的管理系统.

9.会议论文 胡伟军.汤旭光 移动数字电视相关技术研究 2006
成都新光微波工程有限责任公司是我国较早研究数字电视调制及发射系统的公司,目前已成功研制出移动数字电视重要部件DVB-T调制器,正在研制 DMB-T调制器,数字电视发射机已投入使用.现将移动数字电视相关技术研究心得,发表出来,与大家共勉。

10.期刊论文 蒋晓敏 云南地面数字电视广播发展方向的思考和展望 -西部广播电视2001(2)
本文重点叙述了云南地区在发展地面数字电视广播所要注意的几点问题.作为边疆省份,需要考虑发展与投资两方面的因素,这也是情况差不多的中西 部省份所面临的问题.

本文链接:http://d.g.wanfangdata.com.cn/Thesis_Y1367111.aspx 授权使用:电子科技大学(cddzkjdx),授权号:e7d10f33-4818-4cf3-951d-9e6a00012503 下载时间:2011年1月13日



热文推荐
猜你喜欢
友情链接: